Ai đó có thể giải thích các mạch lật sau đây?

8

nhập mô tả hình ảnh ở đây

Tôi gặp khó khăn để hiểu những gì đang xảy ra trong mạch này. Câu hỏi hỏi "giá trị của Q là gì nếu và " (như được hiển thị). $\bar{R} = 1$ $\bar{S} = 0$

nhập mô tả hình ảnh ở đây

Trong trường hợp này, làm thế nào tôi có thể xác định Q trông như thế nào? Tôi nhận ra rằng câu hỏi này có thể đòi hỏi kiến thức từ câu hỏi trên, đó là lý do tại sao tôi hỏi nó trước. Bất kỳ thông tin về nơi để đi sẽ là tuyệt vời.

digital-logic flipflop latch

— Bob John
nguồn

1

Có vẻ là một chốt SR? vi.wikipedia.org/wiki/Flip-flop_(electronics)#SR_NAND_latch

2

Vui lòng xóa "đơn giản" khỏi câu hỏi vì nó không phù hợp với những người không hiểu nó.

1

Nhìn vào bảng chân lý của các cổng NAND và xem xét các đầu vào bạn có.

— starblue

4

Tôi đồng ý với OP rằng phần quan trọng của chức năng của chốt D nằm trong chốt SR, vì vậy tôi sẽ chỉ tập trung vào phần đó vào lúc này.

Vì chúng ta đang làm việc với NAND ở đây, tôi sẽ lấy hàm SR-chốt hoặc bảng chân lý từ NAND với đầu vào A và B và đầu ra Z:

\begin{matrix} A & B & Z \\ 0 & 0 & 1 \\ 0 & 1 & 1 \\ 1 & 0 & 1 \\ 1 & 1 & 0 \end{matrix}

$\array{A&B&Z\\0&0&1\\0&1&1\\1&0&1\\1&1&0}$

Nhìn vào sơ đồ chốt SR của bạn, đặt tên NAND trên (được điều khiển bởi S ') "T" và NAND thấp hơn (được điều khiển bởi R') "U", chúng tôi có các mối quan hệ sau:

Chốt SR

A_{T} = \bar{S}, B_{T} = \bar{Q}, A_{U} = \bar{R}, B_{U} = Q

$A_T=\bar{S}, B_T=\bar{Q}, A_U=\bar{R}, B_U=Q$

Từ đó, chúng ta có thể bắt đầu vẽ một bảng chân lý cho chốt SR, từ đó chúng ta chỉ biết các đầu vào tại thời điểm này:

\begin{matrix} A_{T} = \bar{S} & A_{U} = \bar{R} & B_{U} = Q = Z_{T} & B_{T} = \bar{Q} = Z_{U} \\ 0 & 0 \\ 0 & 1 \\ 1 & 0 \\ 1 & 1 \end{matrix}

$\array{A_T=\bar{S}&&A_U=\bar{R}&&B_U=Q=Z_T&&B_T=\bar{Q}=Z_U\\ 0&&0&&&&\\0&&1&&&&\\1&&0&&&&\\1&&1&&&&}$

Nhìn lại bảng chân lý cho NAND, chúng tôi nhận ra rằng nếu bất kỳ đầu vào nào của A hoặc B là 0, thì đầu ra Z là 1. Từ đó, chúng tôi có thể bắt đầu điền vào các giá trị còn thiếu trong bảng chân lý chốt SR của chúng tôi:

\begin{matrix} A_{T} = \bar{S} & A_{U} = \bar{R} & B_{U} = Q = Z_{T} & B_{T} = \bar{Q} = Z_{U} \\ 0 & 0 & 1 & 1 \\ 0 & 1 & 1 \\ 1 & 0 & 1 \\ 1 & 1 \end{matrix}

$\array{A_T=\bar{S}&&A_U=\bar{R}&&B_U=Q=Z_T&&B_T=\bar{Q}=Z_U\\ 0&&0&&1&&1\\0&&1&&1&&\\1&&0&&&&1\\1&&1&&&&}$

Bây giờ, nhìn vào bảng chân lý NAND một lần nữa và nhận ra rằng đầu ra Z là 0 nếu cả A và B là 1, chúng tôi tiếp tục điền vào các giá trị còn thiếu:

\begin{matrix} A_{T} = \bar{S} & A_{U} = \bar{R} & B_{U} = Q = Z_{T} & B_{T} = \bar{Q} = Z_{U} \\ 0 & 0 & 1 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 0 & 0 & 1 \\ 1 & 1 \end{matrix}

$\array{A_T=\bar{S}&&A_U=\bar{R}&&B_U=Q=Z_T&&B_T=\bar{Q}=Z_U\\ 0&&0&&1&&1\\0&&1&&1&&0\\1&&0&&0&&1\\1&&1&&&&}$

Có vẻ như chúng ta đã có tất cả các mục ngoại trừ mục nhập khi cả S 'và R' là 1, vì trạng thái này chỉ phụ thuộc vào các giá trị Q và Q 'trước đó . Đây là cách chốt giữ giá trị của nó, bởi vì đối với trạng thái đó, các đầu vào của NAND trông giống như

\begin{matrix} A_{T} = \bar{S} = 1, B_{T} = \bar{Q} \\ A_{U} = \bar{R} = 1, B_{U} = Q \end{matrix}

$\array{A_T=\bar{S}=1, B_T=\bar{Q}\\A_U=\bar{R}=1, B_U=Q}$

từ đó mà đầu ra của các chốt này là

\begin{matrix} Z_{T} =! \bar{Q} = Q \\ Z_{U} =! Q = \bar{Q} \end{matrix}

$\array{Z_T=!\bar{Q}=Q\\Z_U=!Q=\bar{Q}}$

Dán nhãn các giá trị Q và Q "trước" này là Qp và Qp ', chúng tôi có bảng chân lý cuối cùng cho chốt SR của chúng tôi:

\begin{matrix} A_{T} = \bar{S} & A_{U} = \bar{R} & B_{U} = Q = Z_{T} & B_{T} = \bar{Q} = Z_{U} \\ 0 & 0 & 1 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 0 & 0 & 1 \\ 1 & 1 & Q_{p} & \bar{Q_{p}} \end{matrix}

$\array{A_T=\bar{S}&&A_U=\bar{R}&&B_U=Q=Z_T&&B_T=\bar{Q}=Z_U\\ 0&&0&&1&&1\\0&&1&&1&&0\\1&&0&&0&&1\\1&&1&&Q_p&&\bar{Q_p}}$

Nếu bạn muốn xem xét một số dạng sóng của chốt SR này được tạo từ các cổng NAND, những điều sau đây có thể giúp:

Thời gian chốt SR

Các giá trị cho Q và Q 'trong sơ đồ này có thể được bắt nguồn từ việc xem bảng chân lý của chốt SR:

a. S 'xuống thấp, khiến Q tăng và Q' giảm.
b. S 'tăng, Q và Q' giữ các giá trị hiện tại của chúng.
c. R 'rơi xuống, khiến Q xuống thấp và Q' lên cao.
d. R 'tăng, Q và Q' giữ các giá trị hiện tại của chúng.
e. Cả R 'và S' đều rơi cùng một lúc, khiến Q và Q 'tăng cao.
f. S '"phát hành" (lên cao) trước, để lại chốt SR ở trạng thái giống như sau khi c: Q xuống thấp và Q' vẫn ở mức cao.
g. R 'tăng, Q và Q' giữ các giá trị hiện tại của chúng.
h. Cả R 'và S' đều rơi cùng một lúc, khiến Q và Q 'tăng cao.
Tôi. R '"phát hành" (lên cao) trước, sau đó tương đương với trạng thái a: Q lên cao và Q' xuống thấp.
j. S 'phát hành. Cả Q và Q 'đều giữ các giá trị hiện tại của chúng.

Đối với OP: Nếu điều đó không rõ ràng hoặc bạn muốn biết thêm một số chi tiết (chẳng hạn như sơ đồ của các trạng thái khác nhau), vui lòng cho tôi biết trong một nhận xét - Tôi sẽ xem tôi có thể làm gì.

— Bạn bè
nguồn

5

Trong bức ảnh đầu tiên của bạn, hãy xem xét cổng NAND hàng đầu. Chúng ta biết rằng một cổng NAND là như vậy, nếu bất kỳ đầu vào nào là 0, thì đầu ra phải là 1 (cách duy nhất đầu ra của cổng NAND là 0, là nếu cả hai đầu vào là 1). Do đó, vì ~ S = 0, sau đó Q = 1, bất kể đầu vào thứ hai vào cổng NAND trên cùng.

Vì bây giờ bạn đã biết cả hai đầu vào cho cổng NAND thứ hai, nên dễ dàng suy ra rằng ~ Q = 0 (cả hai đầu vào là 1, vì vậy đầu ra của cổng NAND là 0)

~S = 0
~R = 1
 Q = 1
~Q = 0

Điểm của mạch là, nếu bây giờ bạn đặt ~ S = 1, các đầu ra sẽ không thay đổi, vì đầu vào thứ hai vào cổng NAND trên cùng là 0 từ trước (cả hai đầu vào phải cao để làm cho đầu ra NAND thay đổi thành 0 ). Vì vậy, bây giờ bạn có:

~S = 1  
~R = 1  
 Q = 1  
~Q = 0

Xem xét điều này: Điều gì xảy ra nếu điều kiện ban đầu của bạn được chuyển đổi, tức là ~ R = 0 và ~ S = 1? Thực hiện cùng một lý do chính xác như trước đây (ngoại trừ việc bây giờ chúng ta bắt đầu với cổng NAND dưới cùng), chúng ta thấy rằng Q = 0 và ~ Q = 1

~S = 1  
~R = 0  
 Q = 0  
~Q = 1

Bây giờ phép màu xảy ra: chúng ta đặt ~ R = 1. Điều gì xảy ra? Nó có thể giúp rút ra, nhưng về cơ bản, các kết quả đầu ra sẽ không thay đổi do cùng một lập luận chúng ta có trước đây; đầu vào khác của cổng NAND đã là 0 và chúng ta cần cả hai đầu vào là 1 để thay đổi đầu ra (~ Q) thành 0. (Có một gợi ý rằng điều này sẽ xảy ra, vì mạch hoàn toàn đối xứng)

~S = 1  
~R = 1  
 Q = 0  
~Q = 1

Các đầu vào giống như trước đây, nhưng đầu ra là khác nhau! - họ nhớ trạng thái trước đó.

Nói chung, bạn sẽ không bao giờ sử dụng trường hợp khi cả ~ S = 0 và ~ R = 0, vì sau đó cả Q = 1 và ~ Q = 1, có thể sẽ phá vỡ logic phụ thuộc vào mạch. Đó là điểm của hai cổng phụ trong bức tranh thứ hai của bạn; họ bảo vệ SR flip flop để đầu vào cụ thể này sẽ không bao giờ xảy ra.

(Hãy nghĩ S là "set" và R là "reset" - khi cả hai đều ở mức thấp, flip flop sẽ nhớ trạng thái trước đó. Khi S ở mức cao, bạn "đặt" đầu ra (Q) thành 1; khi R ở mức cao, bạn "(lại) đặt" đầu ra thành 0. Nếu bạn cố gắng đặt đầu ra thành 0 và 1 đồng thời, một cái gì đó sai rõ ràng sẽ xảy ra, vì vậy bạn cần chắc chắn rằng nó không xảy ra.)

Trong ảnh thứ hai của bạn, hãy xem xét tín hiệu "D": Nó đi thẳng vào cổng NAND đầu tiên và một phiên bản đảo ngược đi vào cổng thứ hai. Bây giờ, nếu D cao, thì NAND thứ hai sẽ luôn xuất 1, do đó ~ R = 1. Mặt khác, nếu D thấp, thì đầu ra của NAND đầu tiên sẽ luôn là 1, do đó ~ S = 1. Bằng cách này, chúng tôi đảm bảo rằng kịch bản đáng sợ của chúng tôi với SR flip flop ở trên sẽ không bao giờ xảy ra, phải không?

Bây giờ hãy xem xét tín hiệu G. Nếu G = 0, thì cả ~ S = 1 và ~ R = 1; do đó, đây là trạng thái "ghi nhớ", trong đó đầu ra giữ nguyên. Tuy nhiên, nếu G = 1 thì ~ S hoặc ~ R sẽ thấp, phải không? Điều này sẽ phụ thuộc vào giá trị của D.

Nói tóm lại, khi G bằng 1, thì Q = D và khi G bằng 0, thì Q = Qold

— tor
nguồn

4

Mạch đầu tiên là một "flip-flop" hoặc "chốt" tiêu chuẩn. Đây là bảng chân lý: - Điều thú vị là hàng cuối cùng , với có hai trạng thái ổn định cho đầu ra, và . Điều này có nghĩa là về cơ bản nó có thể "ghi nhớ" cái nào trong số các đầu vào và được nhìn thấy lần cuối ở .

\begin{matrix} \bar{S} & \bar{R} & Q & \bar{Q} \\ 0 & 0 & 1 & 1 \\ 1 & 0 & 0 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 1 & ? & ? \end{matrix}

$\array{\bar{S}&\bar{R}&Q&\bar{Q}\\0&0&1&1\\1&0&0&1\\0&1&1&0\\1&1&?&?}$

\bar{S} = \bar{R} = 1

$\bar{S}=\bar{R}=1$

Q = 0, \bar{Q} = 1

$Q=0,\bar{Q}=1$

Q = 1, \bar{Q} = 0

$Q=1,\bar{Q}=0$

\bar{S}

$\bar{S}$

\bar{R}

$\bar{R}$

0

$0$

Bây giờ chúng ta hãy nhìn vào nửa đầu của mạch thứ hai. Trong khi nó xuất ra và vì vậy flip-flop vẫn không thay đổi trong bất kỳ trạng thái ổn định nào nó được tổ chức lần cuối. Nhưng khi giá trị của sẽ thiết lập trạng thái của flip-flop, và bằng cách kết hợp cả hai bảng ta có thể thấy nó đặt .

\begin{matrix} D & G & \bar{S} & \bar{R} \\ 0 & 0 & 1 & 1 \\ 1 & 0 & 1 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 1 & 0 & 1 \end{matrix}

$\array{D&G&\bar{S}&\bar{R}\\0&0&1&1\\1&0&1&1\\0&1&1&0\\1&1&0&1}$

G = 0

$G=0$

\bar{S} = \bar{R} = 1

$\bar{S}=\bar{R}=1$

G = 1

$G=1$

D

$D$

Q = D

$Q=D$

— Phil Frost
nguồn

Bạn có thể vui lòng giải thích các bảng sự thật? Tôi không hiểu tại sao họ có những giá trị đó, đây là lúc tôi bối rối.

— Bob John

Về cơ bản các bảng chân lý là theo cách này bởi vì bất kỳ kết quả nào khác sẽ phát triển thành kết quả này, bởi vì đây là kết quả ổn định duy nhất . Hãy tưởng tượng những gì sẽ xảy ra với bất kỳ kết quả khác. Nó sẽ ảnh hưởng đến các cổng theo cách mà bạn sẽ nhận được kết quả này cuối cùng.

0

nand-gate được xác định sẽ là 1 nếu một trong những đầu vào của nó là 0.

vì vậy Q sẽ là 1 và chuyển 1 này vào cổng phía dưới.

sau đó, hai đầu vào của nand-gate là 1 nên thanh Q là 0

bạn có thể kiểm tra xem Q-bar có ảnh hưởng đến bất kỳ đầu vào nào không.

0

Điều quan trọng cần nhận ra là trong logic CMOS, đầu ra luôn được xác định và được điều khiển về 0 hoặc 1, bất kỳ thứ gì ở giữa là trạng thái thoáng qua. Đặt hai đầu ra (Q và Q ') cho bất kỳ trạng thái nào trong bốn trạng thái "có thể", từng bước chuyển tiếp một cách riêng biệt và truyền các giá trị và số 0 qua hệ thống và xem mọi thứ giải quyết ở đâu. Hãy nhớ rằng một cổng NAND được hiển thị bằng 0 trên một trong các đầu vào của nó luôn luôn xuất ra một cổng và một cổng NAND được hiển thị với một cổng trên một trong các đầu vào của nó hoạt động giống như một biến tần được áp dụng cho đầu vào khác.

— cha mẹ
nguồn

0

đây là dạng sóng của Q

Khi từng thanh S và thanh Q bằng 1. thì Q hiện tại không thay đổi tôi có nghĩa là Q (t) = Q (t + 1). Khi S (bar) = 0 thì Q = 1 và khi R (bar) = 0 thì Q = 0

— SW.
nguồn