Hãy xem thiết kế PCB của tôi và cho tôi biết làm thế nào tôi có thể cải thiện

Đây là thiết kế hiện tại cho Super OSD Lite, một dự án phần cứng mở để mang lại chi phí thấp cho màn hình hiển thị cho công chúng. Mục tiêu giá là $ 71 đến $ 90.

hình ảnh lớn hơn

Có các thành phần ở phía dưới, nhưng hầu hết các thành phần đều ở trên cùng.

Đây là một trong những thiết kế PCB đầu tiên của tôi liên quan đến một mạch phức tạp như vậy, vì vậy tôi hy vọng tôi đã mắc một vài lỗi. Phê bình xây dựng đánh giá cao!

Trông rất tuyệt!

Một vài suy nghĩ:

1. Làm cho tất cả các nhà chỉ định của bạn có thể đọc được từ một hướng (hoặc ít nhất là trong phạm vi 90 độ của nhau).

2. Nơi bạn có không gian, hãy gắn nhãn cho các chân trên đầu nối của bạn.

3. Thêm một cặp vias vào mặt đất mà bạn có thể hàn một vòng dây nhỏ. Sau đó, bạn có thể cắt phạm vi của bạn với nó.

4. Đảm bảo các thân kết nối CONN2 và CONN3 của bạn không trùng nhau trong thế giới thực.

5. Dấu chấm định hướng cho U6 gần như bị ẩn bởi một thông qua.

6. Thêm vias để bạn có thể dễ dàng thăm dò các dòng dữ liệu EEPROM của mình.

7. Đảm bảo các lỗ lắp của bạn được đặt cách đều nhau (không cách nhau 2.718282 inch).

Đặt một số phần và số sửa đổi trên màn hình lụa.

Tôi đã kiểm tra tệp .pcb từ kho git.

http://super-osd.googlecode.com/hg/hardware/V3%20Lite/pcb-v3-lite.pcb

Tôi đã tải nó vào pcb và chạy DRC trên nó, với kết quả như sau:

Rules are minspace 10.01, minoverlap 10.0 minwidth 10.00, minsilk 10.00
min drill 15.00, min annular ring 10.00
Found 251 design rule errors.

Một số dấu vết quá gần. Ví dụ, thông qua dưới D1 là 2,5 triệu so với rút ngắn so với pad. Sẽ rất khó để bạn tìm được một fab với khả năng giãn cách 2,5 triệu, và sẽ cực kỳ tốn kém nếu bạn làm như vậy.

Nếu bạn muốn có một bảng có thể được sản xuất dễ dàng, tôi khuyên bạn nên điều chỉnh kích thước và di chuyển dấu vết cho đến khi DRC đi qua. Dave của EEVblog nổi tiếng đã viết một hướng dẫn thiết kế pcb tốt: http://www.alternatezone.com/electronics/files/PCBDesignTutorialRevA.pdf

Làm một png xinh hơn! Sử dụng tập lệnh "pcenamender" của tôi. pcenamender input.pcb output.png

#/bin/sh

INFILE=$1
OUTFILE=$2

DPI=300
OVERSAMPLE=3

PCB=pcb #/home/markrages/src/pcb/src/pcb

PCBOPTS="-x png --photo-mode --dpi $(( $OVERSAMPLE*$DPI )) --use-alpha --only-visible"

$PCB $PCBOPTS --outfile /tmp/$INFILE.front.png $INFILE && \
$PCB $PCBOPTS --outfile /tmp/$INFILE.back.png --photo-flip-x --photo-flip-y $INFILE && \
montage /tmp/$INFILE.front.png /tmp/$INFILE.back.png -tile x1 -shadow -geometry "+50+50" -resize $(( 100 / $OVERSAMPLE))% -background lightblue $OUTFILE 

rm -f /tmp/$INFILE.front.png /tmp/$INFILE.back.png

Đây là đầu ra:

Tôi không biết những gì nhà PCB yêu cầu cho sản xuất bảng. Nhưng máy in stprint và các dòng chọn và đặt luôn cần 3-4 fiducials trên các góc của bảng điều khiển. Bảng điều khiển có thể chứa một mẫu bảng hoặc nhiều mẫu nếu bạn sẽ sản xuất hàng loạt. Khoảng cách từ cạnh bảng đến trung tâm của fiducial là 5-7,5mm. Fiducial là một vòng tròn đồng đường kính 1-1,5 mm. Nó được bao quanh bởi vòng tròn lớn 3-4mm của chất nền trần, vì vậy không có mặt nạ hàn nào che phủ fiducial.

Các fiducials tương tự nên được tạo ra trên stprint (mặt nạ dán hàn làm bằng thép)

Đầu tiên, tôi thấy một vài thành phần (C22, Z6) nằm sát cạnh bảng.

Đối với chi phí thấp, lắp ráp khối lượng, bạn sẽ muốn chọn-đặt các bộ phận lên bảng trong khi chúng vẫn được điều khiển. Sau đó, các bảng riêng lẻ sẽ được cắt ra khỏi bảng điều khiển với một công cụ giống như máy cắt pizza. Điều này có thể gây ra căng thẳng cục bộ trên các bộ phận gần cạnh bảng và cuối cùng làm hỏng chúng. Tụ gốm đặc biệt dễ bị tổn thương loại này.

Phương pháp thay thế có sẵn, nhưng sự hiểu biết của tôi là "máy cắt pizza" là chi phí thấp nhất.

Thứ hai, tôi nghi ngờ rằng vị trí các bộ phận của bạn thường quá chặt chẽ để có được giá tốt nhất cho lựa chọn & địa điểm. Nói chung, tôi hy vọng sẽ thấy khoảng cách giữa các thụ động hai đầu cuối (ví dụ gói 0603 hoặc 0805) gần bằng với kích thước của chính các thành phần. Khoảng cách giữa U2 và RTC và CONN7 đặc biệt có vẻ khó khăn trong việc chọn & đặt và làm việc lại. Phần thân của các bộ phận khác phải nằm ngoài hộp giới hạn của các miếng đệm U2 để có thể lấy vật cố hàn sắt xuống tất cả các miếng đệm U2 cùng một lúc để làm lại.

Thứ ba, tùy thuộc vào cách thức lắp ráp sẽ được thực hiện, đặc biệt chú ý đến các bộ phận SMT ở mặt sau của bảng. Đối với chi phí thấp nhất, bạn có thể muốn giữ tất cả SMT khỏi mặt sau của bảng, ngay cả khi điều đó có nghĩa là làm cho bảng lớn hơn một chút. Nếu bạn cần đặt SMT ở phía dưới, hãy để tất cả các bộ phận của SMT cách xa (như 1/4 "trở lên) khỏi tất cả các miếng đệm. Điều này sẽ cho phép một quá trình sóng chọn lọc để gắn các bộ phận xuyên qua lỗ và tránh cần phải dán các bộ phận của SMT xuống để xử lý sóng.

Tôi cũng thiếu kinh nghiệm và là người học về điều này. Tuy nhiên, đây là suy nghĩ của tôi:

• Tôi sẽ bố trí lại phần "Buck Power Supply". Tôi hy vọng rằng bạn có thể giảm bớt bức xạ EMI của nó bằng cách đọc một chút về thiết kế PCB SMPS và các vòng lặp hiện tại, v.v. Đặc biệt, hãy xem các ghi chú và nguồn ứng dụng bên dưới thực sự hữu ích với tôi.
• Đối với phần "Buck Power Supply" một lần nữa, các bản nhạc có thể rộng hơn, tôi nghĩ bạn có không gian cho điều đó, ví dụ như kết nối từ D2 đến L1.
• Người chỉ định của bạn có thể phải đối mặt với cùng một hướng để người ta có thể dễ dàng đọc chúng mà không cần quay đầu.

Dưới đây là một số nguồn tôi nhớ và hưởng lợi nhiều từ:

• Chất bán dẫn quốc gia - Ứng dụng Note 1229
• Maxim - HƯỚNG DẪN 2997
• Thiết bị analog - Một bài viết từ Đối thoại Analog
• Bài viết thiết kế EDN của Jay Scolio

R6 rất gần với IC đóng gói QFP. Tôi sẽ di chuyển nó đi một chút để dễ dàng lắp ráp bằng tay. Ngoài ra - U4 (pha lê của bạn), tinh thể xuyên qua lỗ của bạn có thực sự nhỏ như vậy không?

Ở phía dưới, phía bắc của R36, là phần điền GND được cách ly với phần điền GND chính. Có vẻ như đây là CONN6-4.