Điều gì cần được xem xét khi định cỡ độ rộng dấu vết cho tín hiệu logic kỹ thuật số?

7

Đối với các dấu vết mang dòng điện DC tĩnh, thật dễ dàng để tính chiều rộng theo dõi tối thiểu dựa trên độ khuếch đại cần thiết của dấu vết. Tuy nhiên, tôi không chắc chắn những gì cần được xem xét khi định cỡ một dấu vết cho CMOS, TTL, v.v.

Ví dụ: nếu bạn đã linh hoạt trong việc xếp chồng lên bảng và có thể làm cho dấu vết mỏng hơn hoặc rộng hơn mà vẫn đáp ứng các yêu cầu trở kháng, lý do nào khiến dấu vết rộng hơn / mỏng hơn?

Các họ logic khác nhau có yêu cầu cân nhắc khác nhau về độ rộng dấu vết không?

Có lý do nào để không tạo ra các dấu vết logic kỹ thuật số càng mỏng càng tốt để cho phép mật độ định tuyến cao hơn với ít nhiễu xuyên âm hơn không?

— cdwilson
nguồn

4

Trừ khi bạn đang làm công cụ tần số cao, nơi bạn cần bắt đầu lo lắng về việc
truyền theo dõi dấu vết của mình và kiểm soát trở kháng đúng cách, bạn thường sẽ ổn với bất kỳ kích thước nào bạn thích.

Dấu vết mỏng hơn có điện trở cao hơn, dấu vết dày hơn có điện dung lớn hơn (đặc biệt là khi trên mặt phẳng). Tải điện dung của các dấu vết dày trên mặt phẳng cách đều nhau có thể có khả năng là một vấn đề, mặc dù nhìn chung để gặp phải các vấn đề như vậy, bạn có khả năng sẽ chuyển sang miền RF.

Hầu hết các thiết bị logic hiện đại đều có đầu vào trở kháng rất cao, do đó, khả năng chống theo dõi cao hơn không phải là vấn đề lớn. Trên thực tế, có một phạm vi chiều rộng theo dõi khá rộng sẽ hoạt động tốt trong hầu hết các ứng dụng logic tốc độ thấp. Như vậy, tôi có xu hướng chỉ đi với bất cứ thứ gì có vẻ tốt nhất, nhưng đó là một biện pháp hoàn toàn chủ quan. Một lợi thế cho dấu vết dày hơn một chút là chúng dễ cắt và hàn hơn, nếu bạn cần thực hiện hack ở một số điểm, nhưng bất cứ điều gì cũng có thể được sửa đổi nếu bạn có thời gian.

— Sói Connor
nguồn

"Hầu hết các thiết bị logic hiện đại đều có đầu vào trở kháng rất cao, do đó, khả năng chống vết cao hơn không phải là vấn đề lớn." Cho đến nay tôi thực sự chỉ xử lý với CMOS công suất thấp. Bạn có thể cụ thể hơn (có thể là ví dụ) về các họ logic trong đó độ rộng dấu vết mỏng (và do đó sức đề kháng cao hơn) có thể gây ra vấn đề không?

— cdwilson

@cdwilson - Như tôi đã nói, đối với hầu hết logic thông thường (ví dụ như mọi thứ hiện có), chiều rộng theo dõi không quan trọng. Không có những "gia đình" logic thực sự có những yêu cầu khác nhau, ngoại trừ ECL và có lẽ một số người khác mơ hồ mà tôi không quen thuộc. Đối với hầu hết các phần, tầm quan trọng của kháng vết và trở kháng có xu hướng mở rộng theo tốc độ, trong tất cả các họ logic.

— Sói Connor

1

cdwilson, làm thế nào bạn có thể đi? Hầu hết các cửa hàng bảng không cho phép chiều rộng dấu vết <5 triệu. Trừ khi bạn định tuyến các dấu vết rất dài (> 12 "), tôi sẽ không lo lắng về việc tạo khoảng cách giữa các dấu vết cho dù cửa hàng pcb nói gì là tối thiểu. Đó sẽ là chặt chẽ như bạn sẽ có thể đóng gói theo dấu vết. bạn quyết định đi theo chiều rộng theo dõi tối thiểu và khoảng cách tối thiểu, VÀ bạn đang chạy một chiếc xe buýt rộng song song trong nhiều inch, bạn có thể muốn cẩn thận vì việc chuyển đổi đồng thời có thể kết hợp thành một dòng không phải chuyển đổi. Và hãy nhớ rằng không phải tần số (rất nhiều) sẽ giết chết, đó là tốc độ cạnh gây ra sự tàn phá.

— gman
nguồn