Ampe đo bảng xoắn (không may!)

Vâng, đây là một hardie - mặc dù khá đơn giản. Có ai có kinh nghiệm với bảng xoắn ảnh hưởng đến mạch của bạn?

Chúng tôi có một thiết kế bảng được cho là để đo một loadcell. Cuối cùng chúng tôi đã theo dõi một lỗi chính xác hệ thống xuống IC amp. Khi chúng ta xoắn bảng, IC amp thay đổi đầu ra của nó.

_

Đã thêm RM:

Mạch:

Bảng dữ liệu ở đây

Đạt được 100.000 / R7 = ~ 454,5 theo bảng dữ liệu p15.

Tôi nhận được + 80mV khi tôi xoay bảng từ 4 góc của nó. Tôi đang sử dụng số lượng xoắn mà tôi sử dụng để mở khóa xe bằng chìa khóa xe hơi. Tôi nhận được -80mV khi tôi xoay theo cách khác. Lượng xoắn tỷ lệ thuận với phương sai của điện áp đầu ra.

Ngoài ra, nếu tôi đặt, giả sử, áp lực bút chì điển hình lên đỉnh IC, tôi nhận được + 20mV. Đây là góc nhạy cảm nhất của IC gần chân 1.

Để cách ly mạch amp, tôi đã rút ngắn đầu vào của nó và ngắt kết nối các mạch khác khỏi nó để những gì bạn thấy trong sơ đồ là những gì chúng tôi đang thử nghiệm.

Tôi bị kẹt. Nguyên tắc vật lý nào sẽ gây ra điều này? Làm thế nào tôi có thể ngăn chặn nó?

Ghi chú:

1. Đây là lỗi hệ thống, không phải lỗi bảng đơn . Nó xảy ra trên tất cả các bảng của chúng tôi.
2. Tôi đã thử hàn lại các chân. Đó không phải là vấn đề.
3. Nó không phải là điện trở R7. Tôi đã đặt nó trên các dây dẫn dài để kiểm tra độ xoắn của nó một cách riêng biệt. Xoắn nó không làm cho bất kỳ sự khác biệt.
4. Điện trở R7 là 220 ohms tương đương với mức tăng amp là 456
5. Đường ray cung cấp điện, AVdd, đo ổn định ở mức 3,29V
6. IC là AD623ARM tiêu chuẩn công nghiệp (gói uSOIC)
7. Đối với những người thực sự phải xem nó, đây là bảng - mặc dù tôi sợ rằng nó sẽ tăng nhiều cá trích đỏ hơn câu trả lời:

Có những hiệu ứng đã biết như thế này cần được tính đến cho các mạch có độ chính xác cao. Độ dốc nhiệt cũng có thể có tác động bất lợi, định hướng thành phần trên hoặc dọc theo ứng suất và độ dốc nhiệt, v.v.

Tất nhiên chúng tôi phải đoán một số điều vì chúng tôi không thể biết được những gì trong gói. Nhưng một phỏng đoán có giáo dục là cái chết hoặc là liên kết eutectic hoặc dán rất cứng nhắc vào đáy của gói gói. Một gói SOIC nhỏ rất không tuân thủ (nghĩa là cứng nhắc) do đó các ứng suất dịch trực tiếp vào sàn khoang chết và sau đó thông qua khuôn gắn vào đế Si. Ứng suất có thể ảnh hưởng xấu đến hiệu suất Si bằng cách ảnh hưởng đến độ linh động của điện tử / lỗ trống và Si có khả năng kháng piezo (thông qua các tác động tương tự của thay đổi mạng tinh thể).

Trong thực tế, Intel sử dụng ứng suất cục bộ để tăng hiệu suất của các bóng bán dẫn PMOS tại một số nút quá trình. Khi đặt các mạch chính xác trong silico, các bộ khuếch đại nhạy trong Si không được có các lớp kim loại trên chúng để các bóng bán dẫn không bị ảnh hưởng bất lợi. (nhưng ở đây nó là một vấn đề phù hợp).

để kiểm tra giả thuyết: Tôi khuyên bạn nên từ bỏ bộ khuếch đại, và sau đó gắn các cuống ngắn PTH (điện trở sẽ hoạt động) dẫn đến nâng gói lên khỏi PCB để ứng suất không chuyển thành gói. Một khi bạn loay hoay với điều này và kích hoạt lại nó. Bạn sẽ thấy một sự thay đổi và do đó xác minh. Sử dụng "chân" mới là thành viên tuân thủ. Hoặc sử dụng bím hàn nếu bạn muốn thực sự mang đi.

Các giải pháp? một phiên bản DIP của cùng một phần sẽ có ít vấn đề hơn vì các khách hàng tiềm năng tuân thủ. Trong trường hợp đó, sử dụng hợp chất nhiệt tuân thủ theo gói để thoát nhiệt có thể được sử dụng.

Bạn cũng nên coi thiết kế bảng của bạn là một yếu tố góp phần. Có lẽ chạy cứng (trong thiết kế hiện tại) như một thử nghiệm sẽ giúp loại bỏ / nghiên cứu vấn đề. Tôi muốn xem những mảnh FR4 cứng hơn (trên cạnh) chỉ để xem.

Bạn có mức tăng khá lớn trên op-amp. 80mV bạn thấy tương ứng với khoảng 100uV trên đầu vào! Bất cứ điều gì bạn làm mà đặt thêm 0,1mV vào đầu vào sẽ giải thích cho sự quan sát của bạn. Thậm chí chỉ cần chạm vào bảng ở sai vị trí có thể làm điều này.

Câu trả lời đơn giản là "đừng xoắn bảng". Gắn kết nó theo cách mà đây không phải là vấn đề, có thể ở một góc.

Tôi tò mò. Bạn đang thấy một vấn đề tĩnh, hay một vấn đề động? Gắn bảng là một điều tĩnh, không nên thay đổi theo thời gian. Giá trị bù đầu vào (nếu đó là như vậy) mà bạn nhìn thấy khi bạn xoay bảng cũng nằm trong thông số kỹ thuật cho AD623 ở mức tăng này. Nếu một STATIC 80mV ở đầu ra là một vấn đề ở đây, thì bạn đã suy đoán sai chip. Điều đó không có nghĩa là bạn mong đợi một sự can thiệp cơ học để thay đổi phần bù đầu vào, tất nhiên, chỉ đơn thuần là phần bù tĩnh có kích thước này được mong đợi với IC này.

Một số câu trả lời khác có một số gợi ý hay, nhưng đây là một câu hỏi nữa. Khi tôi nghe rằng căng thẳng vật lý đang thay đổi hiệu suất của một mạch, tôi ngay lập tức nghi ngờ các tụ điện trên bảng. Tụ điện nổi tiếng là nhạy cảm với căng thẳng, và có thể dễ dàng tạo ra tín hiệu vào các mạch chính xác như thế này do căng thẳng hoặc rung.

Tuy nhiên, mạch của bạn như được vẽ không chứa bất kỳ tụ điện nào ở những vị trí mà chúng có thể làm điều này.

Điều đó khiến tôi nghĩ rằng có một số tụ điện trong mạch của bạn mà bạn chưa rút ra.

Cái mà tôi nghĩ đến là ký sinh giữa các đầu vào của bộ khuếch đại (chân 2 và 3) và bất kỳ mặt phẳng công suất hoặc mặt đất nào gần đó. Đó là thực tế phổ biến để đặt các khe hở trong các mặt phẳng nguồn và mặt đất bên dưới bất kỳ nút trở kháng cao nào trong một mạch chính xác như thế này. Trong trường hợp của AD623, các đầu vào có điện trở đầu vào tương đương khoảng 2 Gigohm và bạn cũng đang áp dụng mức tăng cao cho bất kỳ tín hiệu nào gây ra (khác biệt) trên các chân đó.

Nếu bạn không cắt nguồn / tiếp đất từ ​​bên dưới các chân đầu vào AD623 của bạn (và bất kỳ đồng nào được kết nối với chúng), thì ứng suất bảng sẽ thay đổi giá trị của điện dung ký sinh, khiến điện tích di chuyển xung quanh và tôi có thể tưởng tượng điều này tạo ra loại tín hiệu bù bạn đang thấy.

Giả thuyết này có vẻ ít có khả năng đúng hơn khi bạn đang thử nghiệm với các chân đầu vào được rút ngắn lại với nhau, nhưng tôi sẽ kiểm tra nếu các vấn đề khác không được chứng minh.

Ok, hãy để tôi tóm tắt. Các câu trả lời 'hiệu ứng máy đo biến dạng' hoặc ảnh hưởng của ứng suất silicon đối với khả năng di chuyển dường như là chính xác. Ảnh hưởng của ứng suất lên các đầu vào được nhân với mức tăng của amp.

Tôi đã loại bỏ hoàn toàn gói hàng khỏi bảng và kiểm tra nó mà không cần bảng bằng cách dẫn dây dẫn từ nó đến quầy bánh mì. Căng thẳng trên chip một mình vẫn có tác dụng tương tự.

Các thử nghiệm tiếp theo của tôi cho thấy gói uSOIC mà tôi đang sử dụng tệ hơn khoảng 10 lần (nhạy cảm hơn với căng thẳng) so với gói DIP. Điều này phù hợp với phương sai được chỉ định của biểu dữ liệu cho phần uSOIC. Tôi nghĩ rằng tôi có thể sử dụng một vòng quay SOIC tiêu chuẩn tiếp theo.

Một số bạn bè của tôi đã cung cấp hai câu trả lời sau mà tôi sẽ đưa vào để tham khảo:

[Greg Bauer]: Tôi tự hỏi liệu điều này có phải do biến dạng của IC (vì bạn không nghi ngờ gì nữa) dẫn đến phản ứng đo áp suất tương đương hoặc phản ứng đo áp suất trong silicon của đầu trước của bộ khuếch đại. Vì bộ khuếch đại sẽ có đầu vào vi sai riêng, bất kỳ ảnh hưởng nào đến sự mất cân bằng đó, đầu vào sẽ gây ra sự chênh lệch trong điện áp bù đầu vào sau đó được khuếch đại (bằng cách tăng vòng hở?) Sau đó đến đầu ra.

Tôi có thể phải suy nghĩ về điều này nhiều hơn một chút.

Tôi biết rằng vào thời xa xưa khi các chất bán dẫn là đá và khủng long đã trị vì rằng nếu bạn gây áp lực lên miếng silicon trong 2N3055 hoặc một amp op LM495 bạn có một số hiệu ứng thú vị - thực tế là sóng âm thanh chỉ vào một kim loại trường học cũ có thể LM495 với nắp được tháo ra sẽ thu được như micro rất rất cực kỳ kém (đã chơi với các ampe kế này vào năm 1976).

[Gary Anderson]: Có vẻ như bạn đang vận hành bộ khuếch đại của mình như một máy đo độ căng. Khi bạn vặn bo mạch, bạn cũng sẽ vặn chết bộ khuếch đại, điều này sẽ gây ra những thay đổi nhỏ trong các điện trở trong bộ khuếch đại. Sự thay đổi 80mV nằm trong thông số kỹ thuật cho phần này. (200 điện áp bù đầu vào 200VV lần 454 = 90mV.)

Bạn có một vấn đề với uốn cong của bảng trong ứng dụng của nó? Nếu vậy, bạn có thể cần định tuyến các vị trí trong bảng của mình để phá hủy các phần nhạy cảm. Tốt nhất không uốn cong bảng.

Bạn không thể thực hiện một thử nghiệm hợp lý với AD623 được cấu hình trong sơ đồ mạch của bạn. Mặc dù bạn có các đầu vào ngắn lại với nhau, chúng cần có khả năng "giải phóng" các dòng thiên vị đầu vào tương ứng của chúng xuống đất: -

Tôi không nói rằng mạch làm việc thực sự của bạn có vấn đề trong lĩnh vực này - chỉ là thiết lập thử nghiệm của bạn. Tuy nhiên, nếu mạch "thích hợp" của bạn không có các thành phần có thể loại bỏ các dòng điện thiên vị này, bạn sẽ gặp các vấn đề này.