Tại sao đường cong điện tích cổng (cao nguyên Miller) của MOSFE phụ thuộc vào Vds?

10

Tôi không hiểu tại sao đường cong phí cổng (chính xác là: phần cao nguyên Miller) của MOSFET phụ thuộc vào điện áp Vds của nguồn thoát nước.

Ví dụ, biểu dữ liệu của IRFZ44 hiển thị trên trang 4 (Hình 6) đường cong phí cổng cho các giá trị Vds khác nhau.

Tại sao cao nguyên Miller dài hơn cho Vds lớn hơn? Không phải cao nguyên phụ thuộc vào Cgd sao? Nhưng Cgd (= Crss) trở nên nhỏ hơn đối với Vds lớn hơn (xem FIg.5 trong biểu dữ liệu). Không nên cao nguyên Miller ngắn hơn?

mosfet

— Xenu
nguồn

Tóm lại, MOSFET hoạt động trên điện trường giữa cổng và kênh. Trường này ở cuối cống của kênh tất nhiên là một chức năng của điện áp cống.

— Olin Lathrop

@OlinLathrop Xenu nhận thức được các hiệu ứng kênh, nếu không, anh ta sẽ không hỏi về xung đột rõ ràng trong các xu hướng giữa mô hình của mình (đồng ý với Hình 5) và Hình 6.

— giữ chỗ

Đối với một mô hình tinh thần hơn nữa về những gì đang xảy ra, hãy bắt đầu ở điều kiện khi Vds = 0 và Vss> Vth. Các kênh được thiết lập độc đáo và độ dày đồng đều. Khi chúng tôi tăng Vds, kênh phải giảm dần để hỗ trợ trường bên (dọc theo kênh). Tại một số điểm, kênh bị chèn ép và kéo trở lại từ cống, điều này có thể được xem như là "tấm" kênh của tụ MOS ngày càng nhỏ hơn để điện dung giảm (hơi). Hy vọng rằng sẽ giúp một chút. Nó không phải là DIBL vì đó là một hiệu ứng kênh ngắn.

— giữ chỗ

18

$V_{\text{ds}}$

$C_{\text{gd}}$

Cao nguyên Miller thể hiện điều gì?

$C_ {\text {gd}}$ $V_ {\text {dd}}$ $V_ {\text {ds}}$ $C_ {\text {gd}}$ $V_ {\text {ds}}$ $V_ {\text {dd}}$ $V_G$ $C_ {\text {gd}}$

$C_ {\text {gd}}$ $V_ {\text {ds}}$ $V_G$ $V_ {\text {ds}}$

nhập mô tả hình ảnh ở đây

$V_{\text{ds}}$

$V_{\text{ds}}$ $V_{\text{ds}}$ $V_{\text{ds}}$
$V_{\text{ds}}$
$C_{\text{gd}}$ $V_{\text{ds}}$
$C_{\text{gd}}$
Nhiều hơn là nhiều hơn.

Những kết luận này có vẻ quá gợn sóng và rắn dầu với bạn? Ok, vậy còn cái này thì sao?

$V_{\text{ds}}$

Bắt đầu với phương trình điện tích trên tụ điện:

Q = CV với dạng vi phân dQ = C dV

$C_{\text{gd}}$ $V_{\text{ds}}$ $C_{\text{gd}}$ $V_{\text{ds}}$

$C_{\text{gd}}$ $\frac{C_{\text{gdo}}}{k_c \text{V}_{\text{ds}}+1}$

$C_{\text{gdo}}$
$k_c$

Kiểm tra mô hình được trang bị này vào biểu dữ liệu chúng ta thấy:

\begin{array}{ccc} V_{ds} & C_{gd} (data) & C_{gd} (model) \\ 1V & 750 p F & 749 p F \\ 8V & 250 p F & 247 p F \\ 25V & 88 p F & 94 p F \end{array}

$\begin{array}{ccc} V_{\text{ds}} & C_{\text{gd}}\text{(data)} & C_{\text{gd}}\text{(model)} \\ \text{1V} & 750pF & 749pF \\ \text{8V} & 250pF & 247pF \\ \text{25V} & 88pF & 94pF \end{array}$

$C_{\text{gd}}$

$\frac{C_{\text{gdo}} \log \left(k_c V_{\text{ds}}+1\right)}{k_c}$ $\frac{\text{1056 pF } \log \left(\text{0.41 } V_{\text{ds}}+1\right)}{\text{0.41 }}$

$V_{\text{ds}}$

nhập mô tả hình ảnh ở đây

$C_{\text{gd}}$ $V_{\text{ds}}$

— gsills
nguồn

Câu trả lời hay, +1

— Bryan Boettcher

@ssills, giả sử rằng cống được kéo lên thông qua một điện trở đến Vdd. Sau khi điện áp cổng tăng vượt ngưỡng và thoát dòng điện đạt đến giới hạn (được đặt bởi điện trở), tại sao Vds bắt đầu giảm? Vds = Vdd - Id * R Vì tôi là hằng số nên Vds cũng không đổi?

— anhnha

3

Khi MOSFET bắt đầu tiến hành, sẽ có các sóng mang trong kênh không có sóng mang trước và điện dung cổng tới kênh tăng lên, không giảm. Lưu ý rằng các công suất đo được trong Hình 5 đều ở V _GS = 0.

Do cường độ dòng kênh đối với V _{GS đã cho} có phần phụ thuộc vào V _DS , do đó, việc tăng điện dung hiệu quả cũng tăng.

Vị trí của "đầu gối" thứ hai trong đường cong biểu thị điểm tại đó dòng kênh dừng tăng cho một V _{DS nhất định} .

— Dave Tweed
nguồn

0

Điện áp cống lớn hơn có nghĩa là sạc nhiều hơn trên Cgd. Nó là đơn giản. Dòng điện qua Cgd xác định tốc độ thay đổi điện áp trên Cgd. Dòng điện này là Ig bị giới hạn bởi nguồn nên phải mất nhiều thời gian hơn để sạc nhiều điện tích hơn.

— người dùng128456
nguồn