Là tốt hơn để có một lớp đồng đổ trên cùng nghèo hoặc không có đồng nào cả?

Đối với một vài bảng 2 lớp nhỏ tôi đang làm, tôi đang sử dụng lớp trên cùng cho các bộ phận và tín hiệu và đổ đất ở lớp dưới cùng không có hoặc có dấu vết rất ngắn, dựa trên nhận xét và câu trả lời cho câu hỏi trước đây của tôi

Vì lớp trên cùng trở nên quá nhỏ với rất nhiều hòn đảo, điều này khiến nó thực sự vô dụng và tôi cũng đang cố gắng giảm thiểu vòng lặp hiện tại giữa các IC và mũ tách rời (nếu tôi rời khỏi lớp trên cùng, nó sẽ kết nối với các nắp và các chân nối đất riêng biệt và không ở một điểm duy nhất), vì vậy tôi quyết định không sử dụng đổ đồng trên lớp trên cùng vì những lý do đã đề cập.

Vấn đề với cách tiếp cận này là khía cạnh sản xuất, nếu tôi hiểu chính xác vật liệu FR4 có thể bọc nếu đồng ở cả hai mặt của PCB không bằng nhau (mặc dù tôi không hiểu tại sao điều đó không xảy ra với bảng 4 lớp điển hình stack-up sig-gnd-vcc-sig), vì vậy tôi trở lại nơi tôi bắt đầu

Tôi đã quay trở lại vấn đề này rất nhiều khi thực hiện nhiều nghiên cứu nhưng vẫn không thể tìm thấy câu trả lời kết luận và tôi không thể quyết định phải làm gì.

Đây là một bảng ví dụ, bảng bên phải không đổ đồng hàng đầu. Cập nhật: dựa trên ý kiến ​​của bạn, tôi đã sửa đổi bảng để tránh phá vỡ càng nhiều càng tốt, nhưng vẫn không thể quyết định lớp trên cùng.

Nói chung, tôi sẽ nói giữ cho đổ phía trên; Nó chắc chắn không có hại, và nó có một số lợi ích thứ cấp, chẳng hạn như khắc ít hơn và ít căng thẳng nhiệt trên bảng trong quá trình chỉnh lại dòng.

Bạn vẫn cần phải chú ý đến các vòng lặp hiện tại và đặt vias một cách thích hợp, không chỉ phân tán chúng một cách ngẫu nhiên. Vì FT232R là chip hoạt động duy nhất trên bo mạch, hãy tập trung vào đầu ra của nó. Có hai đèn LED được cung cấp bởi V _USB và một vài đầu ra được liên kết với cổng nối tiếp được cung cấp bởi V _CC . Dòng điện chảy ở đâu khi bất kỳ đầu ra nào trong số này thay đổi trạng thái? Cố gắng giữ cho các đường dẫn càng ngắn và trực tiếp càng tốt.

Đặc biệt lưu ý, đường dẫn tiếp đất cho đầu nối USB trong ví dụ không đổ của bạn. Nó phải đi xuống, băng qua bên dưới con chip, sau đó đi lên bên phải trước khi nó chạm vào các chân trên mặt đất của con chip. Việc đổ phía trên rút ngắn đáng kể này. Trong cả hai trường hợp, sẽ rất hữu ích nếu bạn điều chỉnh vias gần chân 1 của chip để việc đổ đáy liên tục ở đó.

Một điểm phụ về thiết kế của bạn: Cố gắng tránh để ba bản khắc xuất hiện ở một góc nhọn, giống như bạn có trên dấu vết Vcc của mình. Làm cho nó một kết nối tee góc phải.

Trong trường hợp này, không có đồng nào có vẻ tốt hơn so với việc đổ đồng kém. Với I2C, bạn không thực sự ở tần số cao nhưng các cổng có thể chuyển đổi trong khoảng ~ 350ps mà vẫn có thể gây ra emf, đổ chuông, v.v.

Như Andy Aka gợi ý, (và câu trả lời này chỉ có nghĩa là bổ sung cho anh ta), việc duy trì một mặt phẳng mặt đất tốt hơn ở phía dưới là quan trọng hơn ở đây và tốt hơn hết là bạn nên cố gắng giữ cho nó không bị phá vỡ. Lưu ý rằng TXD đang gây ra sự phân chia ở đồng dưới cùng và tạo ra một "khoang" và ngắt kết nối xung quanh phía dưới bên trái. Nếu bạn thông qua mặt phẳng gnd, hãy chạy càng ngắn càng tốt.

Nếu bạn đổ đồng, hãy đảm bảo bạn loại bỏ bất cứ thứ gì trông giống như bán đảo / vịnh, dải lủng lẳng dài, v.v; hoặc đặt một thông qua gnd ở đầu và khâu chúng.

Toàn bộ đồng hình chữ L đổ xung quanh các chân trên cùng của IC trông giống như ăng-ten đối với tôi (đĩa: Tôi KHÔNG phải là chuyên gia RF) và hãy nhớ rằng bức xạ emf bị ảnh hưởng bởi diện tích hình chữ nhật mà đồng hình chữ L tạo ra. Ở một số tần số (hoặc sóng hài), thứ đó có thể sáng lên độc đáo.

Theo như tính chất phân tách mặt phẳng năng lượng của đồng, bạn sẽ cần ít nhất 1 inch vuông đồng ở mức dưới 10 triệu (khoảng cách lớp gnd-vcc) để có được mọi thứ. Vì vậy, đừng lo lắng về nó ở đây.

Trích dẫn: Họ nói có hai loại kỹ sư:

"Những người tạo ra râu có chủ ý, và những người làm cho họ vô tình."

Đầu tiên, có ít nhất ba bản nhạc tôi thấy rằng không cần định tuyến đến một lớp khác - điều khá quan trọng là bạn giảm thiểu vỡ trong phần đổ xuống ngay cả khi điều đó có nghĩa là thêm hai inch (300 pico giây) vào bản nhạc trên cùng lớp. Bạn phát triển một con mắt cho những điều này: -

• TXD đến pin1 đều có thể đứng đầu
• X1 pin1 (?) Đến U2 (?) Đều có thể đứng đầu
• Chân U1 16 đến X1 đều có thể đứng đầu
• Các chân 22 và 23 cần vias dịch chuyển để lũ dưới cùng kết nối với nhau - vâng tôi biết điều đó thật khó khăn nhưng nó cần phải được thực hiện.
• R2 có một vệt màu xanh lang thang ở đâu đó dường như không cần thiết.
• DTR đến pin 2 có thể được đặt lên hàng đầu

OK Tôi đã nói những điều này và một bản nhạc được định tuyến riêng ở trên cùng có thể khiến một đề xuất khác khó thực hiện nhưng bạn sẽ tìm thấy cách tốt hơn để giảm thiểu các bản nhạc ở phía dưới. NHẬN 0V đó tốt hơn !!

Cá nhân tôi không quan tâm đến việc đổ tiền hàng đầu và tôi sẽ có xu hướng coi điện áp cung cấp cho chip (đối với công cụ tương tự / kỹ thuật số tôi làm) như các bài hát trên lớp trên cùng. Tuy nhiên, nếu tôi thấy có cơ hội khi phần lớn việc định tuyến được thực hiện, tôi có thể tạo ra một chút thỏa hiệp cho lớp dưới cùng nếu nó có thể khiến tôi ngập lụt với Vcc (hoặc mặt đất khác) ở lớp trên cùng.

Tôi sẽ hoàn thành việc định tuyến của mình sau đó thực hiện định tuyến Vcc và xem những gì tôi có thể làm với một cú hích hàng đầu (nếu có).

sig-gnd-vcc-sig là "cân bằng" bởi vì bánh sandwich đối xứng với đường tâm của bảng - điều này giả định rằng lượng đồng trên các lớp bên trong là như nhau và không có gì lớn Công cụ Cu trên một khu vực của các lớp bên ngoài NHƯNG đây là "giá trị sản xuất trường học cũ" và không phải là một mối quan tâm lớn. Rõ ràng gnd-sig đại diện cho rất nhiều Cu ở một bên so với bên kia nhưng một lần nữa, đó là sự chăm sóc trường học cũ được áp dụng bởi các tiêu chuẩn sản xuất hiện đại tốt hơn.