Làm thế nào là in thạch bản thực sự được sử dụng để bóng bán dẫn in

Trong một trong các lớp học của chúng tôi, chúng tôi lướt qua kỹ thuật in thạch bản, nhưng chủ yếu là mặt quang học của vật (giới hạn nhiễu xạ, ngâm chất lỏng để tăng góc tới, v.v.).

Một điểm không bao giờ được bao phủ là làm thế nào ánh sáng thực sự làm ướt silicon và tạo ra một bóng bán dẫn. Tôi đã cố gắng để vấp ngã xung quanh trên mạng nhưng mỗi bài viết là một trong hai cách trên đầu của tôi, hoặc cách quá mơ hồ.

Nói tóm lại, làm thế nào mà một chùm ánh sáng tập trung hướng vào một hợp chất như silicon dẫn đến một bóng bán dẫn "được in", vì thiếu một thuật ngữ tốt hơn?

Có nhiều bước nhưng quy trình cơ bản là bạn sử dụng chất quang dẫn.

Khi bắt đầu một bước của quy trình, một nhà quang học sẽ "quay" với wafer. Đó là một điều rất theo nghĩa đen, họ quay wafer trong khi nhỏ giọt polymer lên bề mặt trải ra thành một lớp mỏng có độ dày chính xác. Điều này được chữa khỏi và sau đó được đặt vào một máy quang khắc, chiếu hình ảnh lên tấm wafer để lại hình ảnh tiềm ẩn trong Photoresist (AKA PR).

PR được phát triển (một số chống lại là tiêu cực và một số là tích cực, có nghĩa là các khu vực tiếp xúc ở lại hoặc các khu vực tiếp xúc được loại bỏ). quá trình phát triển loại bỏ các phần của PR sẽ bị loại bỏ để lại phía sau mẫu mong muốn.

PR có thể xác định các khu vực được khắc (loại bỏ) hoặc cửa sổ thông qua đó các ion được cấy ghép. Cấy ghép là quá trình mà Si được pha tạp.

Khi khu vực được cấy ghép, PR còn lại sẽ được loại bỏ và wafer được xử lý nhiệt để hủy bỏ thiệt hại của cấy ghép.

Ở giữa các bước litho là lắng đọng, tăng trưởng, khắc, tắm ướt, điều trị huyết tương, vv

Để giải thích chi tiết về bước chiếu (hình ảnh):

Thiết kế ban đầu của một vi mạch được "vẽ" bằng một số phương tiện khác (ví dụ hiển vi điện tử) trên một tấm kính được gọi là kẻ ô . Mặt kẻ ô được chụp ảnh trên máy quang điện với mức giảm (ví dụ giảm 4 lần trong các máy ASML), tạo ra các cấu trúc nhỏ. Mặc dù tất cả các bước trong việc tạo ra một con chip đều quan trọng, bước hình ảnh này rất quan trọng trong việc xác định chất lượng và kích thước tính năng của con chip cuối cùng, cũng như về độ phức tạp và chi phí của nó.

Khi công nghệ được đề cập với nanomet, đó là về kích thước tới hạn (kích thước tính năng nhỏ nhất) được tạo ra ở bước này (với điều kiện nó có thể được "xử lý" về mặt hóa học. Hiện tại nó ở khoảng 20nm (so với bước sóng ánh sáng khả kiến ​​là 500nm và đến đường kính nguyên tử silicon 0,2nm). Thông thường kích thước tới hạn càng nhỏ thì chip càng nhanh và tiết kiệm năng lượng.

Các máy quang khắc hiện nay sử dụng ánh sáng DUV (tia cực tím sâu) bước sóng 193nm. Các máy thế hệ tiếp theo sẽ dựa trên ánh sáng EUV (cực tím) với bước sóng 13,5nm và sẽ sử dụng quang học dựa trên gương thuần túy trong chân không (vì thủy tinh và thậm chí không khí hấp thụ ánh sáng EUV).

Trang web này (liên kết bị đánh cắp từ một câu trả lời cho câu hỏi này ) hiển thị các bước khác nhau để tạo ra một bóng bán dẫn trên một wafer. Giải thích rất tốt với hình minh họa rõ ràng.

Tôi nghĩ rằng cái bạn đang thiếu là ánh sáng không được sử dụng trực tiếp để khử silicon, nó được sử dụng để làm mặt nạ bảo vệ phần silicon không bị pha tạp. Việc pha tạp được thực hiện bằng cách cho phần không được bảo vệ vào một số khí khuếch tán trong silicon.