Vấn đề tiếng ồn với bộ điều chỉnh chuyển mạch buck / boost

Tôi đang thiết kế một thiết bị điện cho một dự án nghiên cứu (Tôi là nghiên cứu sinh, nhưng tiếc là không phải EE!). Thông tin thêm về thiết bị có thể được tìm thấy tại http://iridia.ulb.ac.be/supp/IridiaSupp2012-002/

Nguyên mẫu cuối cùng có vấn đề với nguồn cung cấp năng lượng, và do đó tôi đã cố gắng khắc phục các vấn đề bằng cách thiết kế một cái mới và tốt hơn. Vì thiết bị được cung cấp năng lượng bởi pin Lithium-Ion, tôi đã quyết định sử dụng bộ điều chỉnh chuyển mạch buck / boost LTC3536: http://cds.linear.com/docs/en/datasheet35336fa.pdf

Về cơ bản, tôi đã sử dụng triển khai tham chiếu (trang 1 của biểu dữ liệu) cho nguồn điện 1A / 3.3V như được thấy ở đây: _{(nguồn: ulb.ac.be )}

Có ba mặt phẳng riêng biệt: PGND, đến từ pin, GND, mặt đất bình thường và AGND cho các cảm biến analog, v.v.

Đây là bảng như tôi đã thiết kế ở Eagle. Tôi đã nhận thấy một số sai lệch so với thiết kế tham chiếu, ví dụ, C3 và C4 nên ở gần LTC hơn (U3): _{(nguồn: ulb.ac.be )}

Đây là đầu ra mà tôi thấy trên VCC (có hoặc không tải, Vin = 4.7V) Như bạn có thể thấy, Vpp rất lớn! Nó nhỏ hơn cho Vin <4.3V, nhưng vẫn còn khá lớn. _{(nguồn: ulb.ac.be )}

Tôi đã thực hiện một chút lỗi và thử bằng cách di chuyển C3 và C2 gần hơn với LTC và thêm vào 1 nắpF khác vào C7. Điều này đã không giúp được nhiều. Sau đó, tôi đã thay thế C7 bằng nắp 220 ĐFF thay vì 22 Đợi được đề cập trong biểu dữ liệu. Với điều này, Vpp là ~ 200mV. Điều này tốt hơn rất nhiều nhưng vẫn còn rất xa so với những gì được chỉ định trong biểu dữ liệu. Ngoài ra, đây chỉ là trường hợp của Vin> 4.3V; dưới ngưỡng này Vpp vẫn còn trên 2V. Tôi đoán đó là sự tăng cường so với quy định buck tạo ra sự thay đổi, nhưng tôi thực sự không thấy làm thế nào tôi có thể sửa nó.

Bây giờ các câu hỏi:

1. Tôi đã tự hỏi nếu tôi phạm một lỗi rõ ràng đối với mắt được đào tạo?
2. Tại sao Vpp rất lớn, khi tiếng ồn trong bảng dữ liệu chỉ là 40mV?
3. Có cách nào khác để khắc phục điều này ngoài việc thả ngẫu nhiên các tụ điện đầu ra khác nhau không?

Tôi nghĩ bạn sẽ gặp vấn đề với cách bố trí của mình. C3 / C4 PHẢI gần với chân 1 hơn (EDIT nên đọc chân8 / 9 chứ không phải chân1) . Khi tôi nói gần hơn tôi có nghĩa là sống trên đó! Ditto C7 - nó cần được cắm trại ngay trên pin 7. Bây giờ tôi chưa bao giờ sử dụng phần này nhưng đây là quy trình chuẩn cho loại thiết bị này.

Hãy suy nghĩ về các xung hiện tại chảy từ chân 7 đến C7 và độ dài của rãnh giữa nó và IC - có thể là 20nH của rãnh.

Sự trở lại mặt đất của C7 - nó sẽ đi đâu? Nó sẽ quay trở lại pin mặt đất sai (tín hiệu mặt đất). Mặt đất của C7 phải càng ngắn càng tốt đến chân 5 và 13 càng tốt mà không vi phạm luật xâm phạm. Và đây phải là điểm sao của bạn để tắt tín hiệu. Mặt đất tín hiệu nên đi đến các thành phần phản hồi của bạn và không vượt qua bất kỳ tải hoặc dòng C7 nào cả.

Tôi sẽ từ chối kiểm tra PCB này nếu nó được trao cho tôi. Xin lỗi vì đột ngột nhưng đây là những quy tắc vàng về chuyển mạch: