Những gì mà cuộc kháng chiến nhìn vào có nghĩa là gì?

Xem mạch này, từ vi điện tử Sedra & Smith, ấn bản thứ 6, trang 287:

Nó nói rằng điện trở giữa cổng và nguồn nhìn vào nguồn là 1 / gm, nhưng điện trở giữa cổng và nguồn nhìn vào cổng là vô hạn. Tại sao? "Nhìn vào" thậm chí có nghĩa là gì và nó có gì khác biệt?

Theo hiểu biết của tôi, cho dù bạn nhìn vào nguồn hay vào cổng, điện trở giữa G và S là 1 / gm. Nếu bạn đặt điện áp giữa G và S và đo dòng điện theo định luật Ohm, bạn sẽ thấy R là 1 / gm.

Có điều gì đó tôi không hiểu.

EDIT: Đây là một điều liên quan tôi không hiểu. Xem mạch này:

Nó nói rằng Rin là vi / -i. Tôi có thể thấy biểu hiện này đến từ đâu nhưng tôi không biết định nghĩa chính thức về Rin. Tại sao có một - trước mặt tôi?

Đối với câu trả lời ngắn:

$i_{gate} = 0$$i_{d} = V_{gs}*g_m$

Đối với câu trả lời giải thích dài:

Tác giả đang đề cập đến các khái niệm của thevenin hoặc, tương đương, các định lý norton và cách chúng áp dụng phụ thuộc vào nút mà bạn nhìn vào. Sự phụ thuộc này dựa trên một bộ quy tắc mà tác giả sử dụng để mô tả FET. Hãy nhớ rằng trở kháng là một điện trở phức tạp có thể hoàn toàn là điện trở hoặc phụ thuộc tần số.

Xem các bài viết của wikipedia (ông cũng giải thích nó trong một chương trước đó của Sedra và Smith): http://en.wikipedia.org/wiki/Th%C3%A9venin%27s_theorem

Để thêm một số bối cảnh vào cuộc thảo luận, chúng ta không thể tạo FET từ các phần tử tuyến tính thông thường như điện trở, tụ điện và các nguồn độc lập. Tuy nhiên, chúng ta có thể tạo một mô hình "hoạt động" như FET (trong vùng vận hành tuyến tính nhỏ) bằng cách thêm nguồn hiện tại phụ thuộc và làm cho nguồn này phụ thuộc theo quy tắccủa một FET. Các quy tắc này đơn giản hóa cách FET thực sự hoạt động, nhưng chúng cho phép chúng ta xấp xỉ hành vi của nó với các phần tử mạch bình thường. Đôi khi các quy tắc được thừa nhận hoặc được chấp nhận và tác giả đã thực hiện điều này phần nào trong hình đó bằng cách sử dụng các quy tắc để ghi đè lên trực giác của chúng ta về cách thức hoạt động của mạch. Theo một nghĩa nào đó, điện trở mà anh ta thể hiện là một ảo ảnh xuất phát từ các quy tắc FET. Bạn sẽ thấy sau đó trong chương mà anh ta vẽ một phiên bản trực quan hơn của mạch này trong đó cổng đang nổi để ngụ ý 0 dòng trong cổng. Ở đây, anh ta chỉ đơn giản sử dụng một quy tắc đại số để làm điều tương tự.

Trong hình đầu tiên của bạn, thiết bị đầu cuối cổng được kết nối trực tiếp với điện trở với giá trị "1 / gm". Trực giác sẽ cho biết nếu có bất kỳ điện áp nào được đặt giữa cổng và nguồn, một dòng điện sẽ chạy qua điện trở này và dòng điện đó phải tuân theo KCL với sự chồng chất, sao cho dòng điện từ VSS trong một nút phải bằng dòng điện ra khỏi nút khác. Sau đó, bạn có thể nghĩ theo trực giác rằng trở kháng từ cổng này đến nguồn trông giống như từ nguồn tới cổng, đó chỉ là sự kháng cự giữa chúng. Tuy nhiên, một trong những quy tắc anh ta rút ra là cổng hiện tại = 0, và do đó bạn phải luôn tuân theo quy tắc này khi được đưa ra vì đó là quy tắc mô hình hóa FET, ngay cả khi nó không trực quan với bản vẽ mạch. Để hiểu lý do tại sao, bạn cần nghiên cứu thiết kế vật lý của FET và tác giả chỉ cho rằng bạn đã chấp nhận quy tắc này.

Bây giờ chúng ta hãy quay trở lại các ý tưởng của định lý thevenin và các mạch "nhìn vào". Cũng giống như bất kỳ mạch nào, chúng ta có thể sử dụng luật ohm để mô tả cách nó hoạt động hoặc phản hồi cho các mô hình FET này. Khi một điện áp đã biết được đặt vào 2 nút trong bất kỳ mạch nào, một lượng dòng điện kết quả sẽ chảy giữa 2 nút đó thông qua trở kháng của nó. Tương tự, một điện áp kết quả sẽ được ấn tượng trên các nút đó từ một dòng điện đã biết đi qua trở kháng của nó. Chúng tôi không thực sự quan tâm loại mạch nào đứng sau 2 nút này thực sự bởi vì tất cả có thể được mô tả bằng trở kháng của nó mà chúng tôi "nhìn thấy" mà không biết những gì bên trong.

Lý do anh ta phải chỉ định phần nào của FET mà anh ta đang tìm kiếm là bởi vì, tùy thuộc vào thiết bị đầu cuối nào của FET mà bạn nhìn vào, nó sẽ hành xử theo "quy tắc FET" duy nhất áp dụng cho thiết bị đầu cuối đó và không nhất thiết phải áp dụng cho khác.

Khi anh ấy nói "nhìn vào", anh ấy thực sự có nghĩa là chúng tôi đang áp dụng tín hiệu đầu vào (có thể là điện áp đã biết hoặc dòng điện đã biết) và xem có bao nhiêu dòng điện hoặc mức điện áp ấn tượng như thế nào dựa trên các quy tắc cho thiết bị đầu cuối đó . Khi chúng ta nói "trở kháng nhìn từ", chúng ta thường có nghĩa là trở kháng đầu ra, hoặc chúng ta đang xem tín hiệu đầu ra và xem dòng điện chạy ra từ nó ở đầu ra điện áp đã biết.

Ví dụ, lấy tuyên bố thứ hai của ông "rằng điện trở giữa cổng và nguồn nhìn vào cổng là vô hạn". Nếu chúng ta sử dụng định lý thevenins và áp dụng bất kỳ điện áp đầu vào nào từ cổng vào nguồn, và sau đó sử dụng định luật Ohm, chúng ta có thể thấy ý nghĩa của anh ta:

$R_{input} = \dfrac{V_{input}}{I{input}}$

Nhưng quy tắc của ông đối với các cổng FET sẽ ghi đè rằng Igate = 0, và do đó R sẽ là vô hạn đối với bất kỳ điện áp nào được áp dụng từ cổng tới nguồn - không có dòng điện nào sẽ chảy!

Thật khó khăn vì mặc dù có một điện áp được áp dụng và không có dòng điện nào chạy giữa cổng và nguồn, một dòng điện từ cống vẫn có thể chảy vào nút nơi cả 3 đường dẫn hiện tại gặp nhau, bởi vì quy tắc riêng của cống với nguồn hiện tại phụ thuộc nói một dòng chảy qua nó. Vì Igate = 0, bất kỳ dòng thoát nào đi qua nút và tất cả dòng thoát ra khỏi thiết bị đầu cuối nguồn (từ KCL). Vì dòng điện đó không chảy trong cổng, nên nó không phải là một phần của "nhìn vào cổng".

Bây giờ chúng ta có thể đưa ra tuyên bố đầu tiên của mình "rằng điện trở giữa cổng và nguồn nhìn vào nguồn là 1 / gm". Như đã đề cập, mặc dù không có dòng điện từ cổng đến nguồn (trở kháng vô hạn), một dòng điện vẫn có thể chảy trong nguồn bởi vì nguồn dòng phụ thuộc của cống luôn bằng điện áp giữa cổng và thời gian nguồn của hệ số khuếch đại của nó gm:

$i_d = V_{gs}*g_m = i_s$

Vì vậy, bây giờ, một lần nữa chúng ta phải sử dụng phương trình định luật ohm để xác định trở kháng tương đương "nhìn vào" nguồn tới cổng.

Đầu tiên chúng ta áp dụng điện áp trên 2 thiết bị đầu cuối mà chúng ta muốn tìm trở kháng của. Một lần nữa, đó là Vss. Tuy nhiên, lần này, vì chúng ta đang xem xét nguồn, hiện tại không phải là 0, và vì vậy chúng ta có thể thấy sẽ có sự khác biệt về trở kháng so với tìm trong cổng trước đó.

Vì dòng xả phụ thuộc vào điện áp VSS được áp dụng này, dòng điện từ cống sẽ là:

$V_{gs}*g_m$

Bây giờ, một lần nữa, sử dụng KCL tại nút ngã ba, tất cả dòng điện này từ cống phải đi qua nguồn kể từ igate = 0. Bây giờ chúng ta đã biết đủ để tìm trở kháng.

Nếu, điện áp được áp dụng là VSS và dòng điện chúng ta thấy tại nguồn là VSS * gm, thì:

$R = \dfrac{V}{I} => R = \dfrac{V_{gs}}{V_{gs}g_m} = \dfrac{1}{g_m}$

Vì vậy, nó thực sự là một sự trùng hợp đại số mà R = 1 / gm, mặc dù nó được vẽ trong hình của anh ta giống như một điện trở thực giữa cổng và nguồn. Đây không phải là một điện trở thực, chỉ là một mô hình mạch với đủ các quy tắc để làm cho nó hoạt động như một FET thay thế!

Bằng cách này, chúng ta có thể hiểu rõ hơn về cách mô hình FET hoạt động và cách nó mô phỏng một FET thực trong chế độ bão hòa. Bất kỳ điện áp nào được áp dụng cho VSS sẽ không hút dòng điện từ Vg đến Vs, nhưng nó sẽ buộc một dòng điện qua cống để lấy nguồn theo quy tắc FET và dòng điện này tỷ lệ thuận với lượng điện áp chúng ta có ở VSS.

Nếu chúng ta tạo ra hệ số khuếch đại siêu dẫn gm rất lớn, thì chúng ta chỉ cần một lượng điện áp nhỏ ở VSS để tạo ra một dòng điện lớn qua cống đến nguồn, và kết quả là điện trở 1 / gm sẽ đạt đến 0 để nó trông như thế không có trở kháng từ cổng đến nguồn (chỉ khi nhìn từ quan điểm của nguồn vì các quy tắc!). Điều này cho thấy một FET trong bão hòa giống như một nguồn hiện tại được kiểm soát điện áp.

Ban đầu tôi rất khó chịu với khái niệm 'kháng cự này'. Nhưng bây giờ tôi có thể thấy nó đơn giản như thế nào. Tôi sẽ cố gắng giải thích nó bằng ngôn ngữ của giáo dân.

Làm thế nào để bạn tính toán điện trở giữa hai điểm trong bất kỳ mạch nào? Bạn áp dụng một điện áp tìm dòng điện và làm V / I. Đây là một cái gì đó mà người mới bắt đầu bỏ qua vì họ đã quen làm việc với 2 thiết bị đầu cuối trong đó bất kỳ dòng điện nào đi vào một thiết bị đầu cuối ra khỏi thiết bị kia vì vậy chúng tôi chỉ cần đề cập đến điện trở / trở kháng của chúng. Nhưng trong các mạch tổng quát, không phải lúc nào cũng đúng như một ví dụ đơn giản (để minh họa) xem xét một bóng bán dẫn BJT bị sai lệch bởi một số phương tiện. Bây giờ nếu bạn muốn tìm điện trở giữa hai điểm, giả sử giữa bộ phát và cơ sở, bạn sẽ áp dụng một nguồn điện áp giữa chúng nhưng bạn thấy rằng dòng điện sẽ đi vào cơ sở sẽ không giống như dòng sẽ đi ra emitter. Vì vậy, những gì hiện tại bạn sẽ sử dụng để tìm kháng cự bằng V / I. Vì vậy, đây là vai trò của 'nhìn vào khái niệm'

Các xấp xỉ và đơn giản hóa được sử dụng trong phân tích tín hiệu nhỏ giúp thiết kế bộ lọc analog và bộ khuếch đại analog dễ dàng hơn nhiều.

Nói chung, "điện trở nhìn vào" một số chân là điện trở tương đương tín hiệu nhỏ mà chúng ta "thấy" khi chúng ta buộc một số thay đổi nhỏ về điện áp vào chân đó và đo sự thay đổi dòng điện đi vào chân đó.

Ví dụ, trong hình minh họa này

Q: Rin là vi / -i. Tại sao có một - trước mặt tôi?

Định nghĩa của điện trở tín hiệu nhỏ là điện áp (tăng nhỏ) tại một số chân chia cho dòng điện (tăng nhỏ) đi vào cùng pin đó. Hình minh họa này định nghĩa "i" là dòng điện phát ra từ chân S, vì vậy "dòng điện đi vào S" là "-i".

Nếu bạn đặt điện áp giữa G và S và đo dòng điện theo định luật Ohm, bạn sẽ thấy R là 1 / gm.

Bạn lấy ý tưởng đó từ đâu?

Nếu bạn đặt điện áp giữa G và S và đo dòng điện (sử dụng một số trình mô phỏng mạch lý tưởng, chẳng hạn như SPICE, hoặc nối một số mạch khuếch đại với FET, sau đó đặt xung điện áp vào các chân và đo các xung của điện tích đi vào các chân đó), bạn thấy rằng dòng điện vào G khác với dòng điện vào S.

Làm thế nào để bạn áp dụng định luật Ohm với một điện áp duy nhất và hai dòng điện khác nhau?

Mạch đặc biệt này là một mô hình tín hiệu nhỏ bao gồm xấp xỉ lý tưởng hóa cho FET. Giống như tất cả các mô hình tín hiệu nhỏ, nó bỏ qua các điện áp và dòng điện một chiều không đổi, và "điện áp" và "dòng điện" biểu thị các xung nhỏ hoặc các tín hiệu nhỏ khác chạy trên các điện áp và dòng điện một chiều không đổi có trong mạch vật lý .

Trong một FET vật lý, một lớp cách điện mỏng ngăn chặn dòng vật lý chảy vào hoặc ra khỏi cổng, khiến dòng điện vào cổng bằng không. Sau đó bảo toàn điện tích và lực đẩy điện tích làm cho dòng điện đi vào D luôn luôn bằng dòng điện đi ra khỏi S và ngược lại.

Trong mô hình trừu tượng này, nguồn hiện tại phụ thuộc vào hiện tại buộc dòng điện đi vào D luôn bằng với dòng đi ra khỏi S và ngược lại, làm cho dòng điện vào G luôn "bằng không". Mô hình này có quan hệ nhân quả ngược, nhưng nó thường được sử dụng như một xấp xỉ thuận tiện. Như EwokNightmares chỉ ra, có nhiều cách khác để mô hình hóa một FET, một số trong số chúng trực quan hơn những cách khác. Tất cả các mô hình cuối cùng đều làm một cái gì đó để buộc dòng điện vào G bằng 0 (để mô hình FET thực sự chính xác).

Rin là vô hạn khi nhìn vào thiết bị đầu cuối Gate khi Ig = 0, do đó Vin / Ig có xu hướng vô cùng. Trong khi đó, khi nhìn vào thiết bị đầu cuối Nguồn, Cổng được nối đất và Is không bị hạn chế (không giống như Ig). Vì vậy, sử dụng KVL (Vin-0) / (Is) = 1 / gm.

Và đối với dấu hiệu -ve, điều đó là tiêu cực vì Iin thường được đưa vào FET hoặc ra khỏi Vin

Lưu ý: Vin trong tất cả các câu lệnh đề cập đến điện áp thử nghiệm, được sử dụng trong khi tính toán trở kháng đầu vào.