Làm thế nào để thêm một lượng jitter được kiểm soát vào tín hiệu


12

Lý lịch

Tôi đang phát triển một đồng hồ kỹ thuật số và mạch phục hồi dữ liệu và hiện đang bước vào giai đoạn đánh giá, tập trung vào việc kiểm tra các giới hạn của thiết kế và tìm ra các điểm mạnh và điểm yếu tiềm năng. Một số liệu quan trọng của thiết kế đặc biệt này là dung sai cho jitter trong tín hiệu đầu vào không đồng bộ. Để đánh giá số liệu này, tôi có một thiết lập thử nghiệm trong tâm trí như dưới đây.

sơ đồ

mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab

Vấn đề

Để đảm bảo kết quả của thử nghiệm có ý nghĩa, mong muốn rằng jitter có các đặc điểm sau:

  • Ngẫu nhiên hoặc giả ngẫu nhiên
  • Phân phối Gaussian
  • Độ lệch chuẩn của nhiễu được tham số hóa và có thể được quét (KIỂM SOÁT JITTER ở trên)

Đây dường như không phải là một điều dễ dàng để thực hiện. Có cách nào tương đối đơn giản để tiêm một lượng jitter có kiểm soát vào thiết lập thử nghiệm không?


Những gì tôi có cho đến nay

Tôi đã suy nghĩ và nghiên cứu và tôi có hai cách tiềm năng để thực hiện điều này trong phần cứng.

  1. Nếu đồng hồ truyền mạch thử nghiệm cao hơn đáng kể so với DUT, thì đầu ra có thể được ghép lại. Sau đó, các mẫu bổ sung có thể được thêm hoặc loại bỏ khỏi đầu ra để bơm một lượng jitter riêng biệt. Jitter này sẽ không hoàn toàn là gaussian do nhiễu lượng tử hóa. Nhưng nếu tốc độ vượt quá dữ liệu truyền của mạch thử nghiệm đủ cao, mối lo ngại này có thể được giảm thiểu.
  2. Thiết lập thử nghiệm của Kubicek et al. (bên dưới) sử dụng truyền dẫn quang với bộ suy giảm biến đổi để đạt được hiệu quả mong muốn. Nó hoàn toàn không rõ ràng đối với tôi tại sao điều này sẽ đạt được những điều trên, nhưng một máy phân tích phổ sẽ có thể xác định nếu nó hoạt động như dự định.

nhập mô tả hình ảnh ở đây

Tôi hiểu câu hỏi của tôi bỏ qua nhiều chi tiết về thiết kế và thiết lập thử nghiệm. Điều này là có chủ ý vì tôi muốn giữ điều này là khái niệm và chung chung nhất có thể. Tôi muốn tránh điều này trở thành một bài viết dành riêng cho thiết kế có lợi cho việc tạo một bài đăng có giá trị tham khảo vĩnh viễn.

Câu trả lời:


3

Một câu trả lời rõ ràng là sử dụng bộ tạo tín hiệu số để thêm một lượng nhiễu được kiểm soát vào đầu vào điều khiển của VCO.

Hãy nhớ rằng tín hiệu nhiễu này sẽ biểu thị lỗi tần số tức thời, thay vì lỗi pha mà bạn thường liên kết với jitter, vì vậy hãy tích hợp / phân biệt một cách thích hợp.

Bạn hiển thị một mạch riêng thêm jitter vào tín hiệu sạch đến từ máy phát thử nghiệm. VCO có thể là một phần của PLL trong mạch riêng biệt đó. PLL sẽ giữ tần số đầu ra trung bình giống như tần số đầu vào, nhưng sẽ có ảnh hưởng tối thiểu đến jitter được thêm vào miễn là vòng phản hồi của nó có mức tăng tối thiểu ở tần số jitter.

Nếu bạn có ý định tạo ra nhiều hơn một phần của một khoảng thời gian đơn giản của jitter từ đỉnh đến đỉnh, bạn sẽ cần một cửa hàng đàn hồi (FIFO) để giữ dữ liệu thử nghiệm. Có thể dễ dàng hơn khi chỉ sử dụng đồng hồ bị xáo trộn để tạo dữ liệu ở vị trí đầu tiên.


Tôi thấy, tôi thấy. Tôi nghĩ rằng việc sử dụng NCO + DAC thay vì VCO có thể dễ dàng hơn đối với tôi. NCO + DAC có thể điều khiển đồng hồ máy phát của mạch thử nghiệm như bạn đã nói. Bản thân mạch thử nghiệm sẽ tạo ra các giá trị jitter ngẫu nhiên giả mà sau đó sẽ được sử dụng để tính toán đầu vào NCO. Đề xuất của bạn có vẻ hợp lý hơn nhiều so với bộ suy giảm ảnh kỳ quặc của Kubicek.
travisbartley

3

Thiết lập thử nghiệm của Kubicek et al. sử dụng truyền dẫn quang với bộ suy giảm biến đổi để đạt được hiệu quả mong muốn. Nó hoàn toàn không rõ ràng với tôi tại sao điều này sẽ đạt được những điều trên

Câu hỏi ngụ ý của bạn là, "những gì đang diễn ra trong Hình 5 để tạo ra jitter ngẫu nhiên có kiểm soát?".

Đầu tiên, nhận ra rằng mọi máy thu quang đều đưa ra nhiễu cho tín hiệu thu được. Nhiễu này được mô hình khá chính xác như nhiễu hiện tại ngẫu nhiên gaussian. Giai đoạn khuếch đại trở kháng chuyển tiếp (TIA) của máy thu tự nhiên chuyển đổi nhiễu hiện tại thành nhiễu điện áp. Đầu ra photodiode / TIA là tín hiệu tương tự tỷ lệ với tín hiệu đầu vào quang, cộng với nhiễu chúng ta vừa nói.

Những gì ẩn trong bản vẽ là một bộ khuếch đại giới hạn để thu được các mức logic kỹ thuật số từ đầu ra TIA. Tôi đoán điều này đang xảy ra trong bộ đệm quạt trong mạch rút ra. Khi bạn áp dụng bộ khuếch đại giới hạn cho đầu vào nhiễu, nhiễu sẽ được chuyển thành jitter, vì có sự thay đổi trong thời gian các cạnh tăng và giảm vượt qua ngưỡng quyết định. Biến thể thời gian này là jitter, và nó tỷ lệ thuận với nhiễu ở đầu vào và tỷ lệ nghịch với độ dốc của các cạnh (dV / dt).

Khi bạn tăng suy giảm quang học, bạn giảm dV / dt, nhưng bạn không giảm nhiễu, vì vậy bạn tăng jitter.

Giới thiệu về giải pháp VCO

FM'ing nguồn thời gian của bạn (như được đề xuất bởi câu trả lời của Dave) không có khả năng tạo ra nhiễu ngẫu nhiên gaussian như bạn yêu cầu trong câu hỏi của bạn. Chắc chắn không phải là tiếng ồn ngẫu nhiên không tương quan từ cạnh này sang cạnh khác (jitter ngẫu nhiên hoặc "RJ") dường như là những gì bạn đang theo đuổi và những gì bạn sẽ nhận được từ mạch Kubicek.

Đây một phương pháp tốt để có được jitter hình sin quét tần số (SJ), đây là một thông số kỹ thuật khác mà bạn cần lo lắng khi mô tả CDR. Trong thực tế, theo kinh nghiệm của tôi, việc xác định CDR là phổ biến hơn nhiều so với khả năng chịu đựng jitter hình sin tần số đơn so với khả năng chịu đựng jitter ngẫu nhiên gaussian không tương thích.


Cảm ơn đã giải thích, chúng rất hữu ích. Chính xác thì jitter hình sin tần số đơn là gì, và tại sao nó lại phổ biến hơn jitter ngẫu nhiên gaussian? Không jitter ngẫu nhiên gaussian mô hình chính xác jitter trong các hệ thống thực?
travisbartley

2

Một điều bạn có thể làm là triển khai một phiên bản của mạch trì hoãn được sử dụng trong DLL. Đây thường là một chuỗi biến tần bị bỏ đói hiện tại. Bạn cần làm suy giảm nguồn cung cấp hiện tại từ đường ray vào thiết bị và nguồn cung cấp hiện tại ra khỏi thiết bị (đối với sự tăng / giảm) và có một biến tần tái tạo (w / o hiện tại đang đói) trên đầu ra.

Điều này cũng sẽ mô phỏng nguồn Jitter phổ biến nhất trong các nguồn (sập đường ray một phần và được điều chế trên đầu ra thông qua G_m của bóng bán dẫn.

sơ đồ

mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab

Các nguồn hiện tại được kiểm soát điện áp có thể chỉ đơn giản là các bóng bán dẫn PMOS và NMOS nhưng trên bảng bạn có các tùy chọn khác. Bạn có thể thay đổi số lượng giai đoạn để tăng kiểm soát điện áp trễ.

Để mâu thuẫn với bản thân, bạn cũng có thể kiểm soát nguồn cung trên miễn là bạn giữ số lượng giai đoạn trì hoãn thành số chẵn (là bộ biến tần chúng thay phiên sẽ làm chậm sự tăng và sau đó là cạnh giảm). Sau đó, bạn sẽ cần phải có hai biến tần tái cấu trúc trên đầu ra.

sơ đồ

mô phỏng mạch này

Tuy nhiên, có một cách thậm chí còn đơn giản hơn, nếu bạn chỉ muốn tiêm tiếng ồn vào các cạnh.

sơ đồ

mô phỏng mạch này


Tôi thích điều này vì sự đơn giản. Tất cả những gì cần thiết là một chuỗi biến tần dài, nguồn cung cấp năng lượng thay đổi và bộ đệm / biến tần quạt với nguồn cung cấp cố định. Có bất kỳ lợi thế của việc sử dụng VCCS thay thế? Tôi nhận thức được jitter trong bộ tạo dao động vòng và tôi có thể nghĩ đây chỉ là bộ tạo dao động vòng mở. Các điều kiện gây ra jitter trong bộ tạo dao động vòng là giống nhau gây ra jitter ở đây.
travisbartley

Tôi chỉ vẽ nó như một Vccs vì đó là những gì có sẵn. Trong một DLL thực sự chỉ đơn giản là một PMOS trên Top và NMOS ở phía dưới với một trình tạo thiên vị thích hợp. BUt câu hỏi của bạn nhắc nhở tôi về một khả năng, sẽ thêm vào câu trả lời.
giữ chỗ
Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.