Câu trả lời:
Điều này là rất phổ biến cho các bộ xử lý vì nhiều lý do. Đầu tiên, đồng hồ có xu hướng là tín hiệu tần số cao nhất trong một hệ thống, vì vậy sử dụng bộ dao động tần số thấp hơn sẽ làm giảm nhiễu RF bức xạ. Thứ hai, tạo ra tần số xung nhịp lõi thực tế trên chip có nghĩa là tốc độ xung nhịp có thể được cấu hình. Giảm tốc độ xung nhịp trong CMOS giúp tiết kiệm năng lượng, do đó, bằng cách cho CPU khả năng kiểm soát tốc độ xung nhịp của chính nó, phần mềm có thể điều chỉnh tốc độ CPU khi cần để giảm mức tiêu thụ điện. Điều này cũng được thực hiện trên máy tính để bàn hoặc máy tính xách tay của bạn - lõi chạy ở tốc độ 2 đến 3 GHz, nhưng không có gì trên bo mạch chủ chạy ở bất cứ đâu gần nhanh như vậy ngoại trừ các bus nối tiếp (SATA, PCIe và USB 3).
Thế hệ đồng hồ này được thực hiện với một thiết bị gọi là PLL (Phase Khóa Loop). Hầu hết các PLL chứa bộ tạo dao động điều khiển điện áp (VCO), một đến ba bộ chia, bộ so sánh pha và bộ lọc. Ý tưởng cơ bản là khóa đầu ra của VCO vào bội số nguyên của tần số xung nhịp tham chiếu. Phần chính của PLL tạo ra điện áp ổ đĩa cho VCO. Điều này được thực hiện bằng cách chia nhỏ đầu ra của VCO và thực hiện so sánh pha với đồng hồ tham chiếu. Nếu pha dẫn hoặc trễ, điện áp lỗi dương hoặc âm được tạo ra. Điện áp này sau đó được tích hợp trong bộ lọc vòng lặp và sau đó được chuyển đến đầu vào của VCO. Nếu pha dẫn, điện áp điều khiển VCO sẽ được hạ xuống và tần số VCO sẽ giảm. Nếu pha bị trễ, điện áp điều khiển VCO sẽ được nâng lên và tần số VCO sẽ tăng lên. Cuối cùng, đầu ra VCO được chia và đồng hồ tham chiếu sẽ khớp với pha và tần số, và PLL sẽ bị khóa.
Phương pháp này chỉ có thể tạo bội số nguyên của tần số xung nhịp. Nếu bộ dao động tham chiếu là 12 MHz, thì phép chia cho 2 trong PLL sẽ dẫn đến phép nhân với 2 để có được tần số đầu ra 24 MHz. Một phân chia cho 3 sẽ tạo ra 36 MHz. Chia cho 4 sẽ tạo ra 48 MHz, v.v.
Thêm một bộ chia khác ở đầu vào hoặc đầu ra cho phép tạo ra tốc độ xung nhịp phân đoạn. Chia cho 2 và nhân với 3 trong PLL sẽ tạo ra 18 MHz. Chia cho 2 và nhân với 5 sẽ tạo ra 30 MHz. Chia cho 2 và nhân với 45 sẽ tạo ra 270 MHz.
Một xem xét khác là dải tần số của VCO thường bị giới hạn. Điều này có thể ngăn việc tạo ra các tần số yêu cầu các dải phân cách lớn vì khi đó tần số VCO sẽ quá thấp hoặc quá cao. Thêm một bộ chia khác để có thể chia cả đầu vào tham chiếu và đầu ra PLL để giảm thiểu vấn đề này để PLL có thể tạo ra dải tần số rộng hơn. Miễn là phân chia không phải là số nguyên tố, nó có thể được phân chia giữa các bộ chia đầu vào và đầu ra để VCO hoạt động trong dải tần số hoạt động.
Điều này được thực hiện với cái gọi là hệ số nhân vòng khóa pha, xem thêm wiki . Một bộ tạo dao động điều khiển điện áp nhỏ (VCO) trong vi điều khiển được chạy, được thiết kế đặc biệt để chạy ổn định xung quanh tần số lõi hoạt động mong muốn. Tần số này sau đó được phân chia thông qua một loạt các flip-flop và so sánh với tần số tinh thể. Lỗi kết quả được đưa trở lại VCO để sửa nó. Khi cả hai tần số cuối cùng cùng pha, chúng được gọi là khóa pha và đồng hồ MCU có thể được điều khiển từ VCO.
Bên trong IMU có các hệ số nhân phần cứng nhân đồng hồ đầu vào 12 MHz với giá trị cao hơn. Điều này có thể đạt được với một thứ gọi là Vòng khóa pha. Hãy tưởng tượng một cái gì đó giống như con chip này NB3N502 (biểu dữ liệu ) bên trong bộ điều khiển vi mô.
Tìm hiểu thêm về PLL và nhân số đồng hồ trên wiki: