Chọn bố cục pcb SDRAM

Tôi đang làm việc trên một dự án với STM32F429 khá mới trong gói LQFP208.

Tôi cần phải tự hàn một vài nguyên mẫu đầu tiên vì lý do ngân sách thấp. Tôi chọn gói này để tôi có thể tự kiểm tra xem sự cố có phải do định tuyến / phần sụn hay chỉ là vấn đề hàn.

Trong dự án có LCD, CAMERA, ULPI và bus SDRAM 32b cộng với một số giao diện chậm khác.

Bus FMC sẽ chỉ được sử dụng cho SDRAM, không cần bộ nhớ khác cho dự án.

Ngăn xếp PCB là một lớp S-GND-VCC-S tiêu chuẩn.

Tôi cần một lời khuyên cho cách tiếp cận tốt nhất để định tuyến giao diện SDRAM / MCU.

Ở đây có 2 thiết kế khác nhau có thể được thực hiện:

Một bên trái sẽ là tốt nhất để có các dấu vết rất ngắn, nhưng nó sẽ không để lại quá nhiều chỗ cho kết hợp chiều dài, không thực sự cần thiết do độ trễ lan truyền thực sự thấp cho các dấu vết ngắn). Xe buýt LCD / ULPI / CAMERA có thể được định tuyến bên ngoài nhiều vấn đề.

Phải một cái có thể tốt hơn, dấu vết dài hơn một chút nhưng có nhiều chỗ cho kết hợp chiều dài, và vẫn không cần chấm dứt. Xe buýt LCD / ULPI / CAMERA sẽ được định tuyến bên ngoài nhưng chúng sẽ gặp xe buýt SDRAM ở nhiều điểm nên số lượng vias sẽ được tăng lên trên xe buýt và bố cục sẽ phức tạp hơn nhiều!

BIÊN TẬP:

Lắp ráp cả hai bên là phải vì một số thành phần khác.

Bạn có thể giải thích cái nào bạn sẽ chọn và tại sao?

EDIT2:

Tôi chọn cái bên trái sau khi điền pcb, vì vậy không có quá nhiều không gian cho cái bên phải.

Đây là kết quả sơ bộ.

Lời khuyên vẫn được chấp nhận để sắp xếp lại bố cục:

EDIT3:

Đã thêm Power và Ground vias:

Cảm ơn bạn!

Tôi sẽ chọn tùy chọn phù hợp để dễ lắp ráp. Một mặt cũng sẽ rẻ hơn nếu bạn đi đến quy mô sản xuất lớn hơn.

Lý do duy nhất tôi chọn tùy chọn bên trái sẽ là các ràng buộc kích thước.

SDR SDRAM 100 MHz không thực sự yêu cầu bất kỳ độ dài phù hợp. Bạn có thể dễ dàng đi xa với lựa chọn đúng. Đó là những gì tôi đã làm bằng cách này.

Tôi đã chọn cái bên trái và lần đầu tiên tôi đã định tuyến nó như thế trên PCB của tôi, nhưng cuối cùng tôi đã thay đổi thiết kế thành bố cục bên phải nhưng với RAM ở lớp dưới cùng. Quy tắc của tôi là:

• Định tuyến tất cả các rãnh có cùng số lượng vias và các lớp: điều này giúp làm cho chúng gần như không đáng kể trong tính toán đường truyền. Trong trường hợp của tôi, mỗi bản nhạc có một, và chỉ, thông qua và đi từ lớp trên cùng xuống lớp dưới cùng. AFAIK điều này quan trọng hơn việc điều chỉnh độ dài các dòng.

• Giữ các cổng nguồn RAM càng xa càng tốt từ MCU. COULD này là một vấn đề trong khi DRAM làm mới và nếu tốc độ kết nối rất cao, vì các dòng điện rất nhanh có thể làm giảm nguồn cung cấp trên STM của bạn.

• Mỗi cổng nguồn phải có tụ điện riêng, có vias riêng. Điều này giúp trong việc tách rời quá độ nhanh. (Tôi thấy bạn cũng đã làm nó!)

Tôi có thể nói thêm rằng đây là dự án tốc độ tương đối cao đầu tiên của tôi và tôi chỉ là một sinh viên EE có kinh nghiệm chỉ trong các mạch điện. Tôi dựa trên câu trả lời của mình về những gì tôi học được ở trường đại học trong khóa học tôi đã làm năm ngoái.

Hy vọng nó có ích, tôi muốn biết liệu thiết kế của bạn có hoạt động không: lựa chọn yêu thích của tôi là lựa chọn bên trái, nhưng tôi đã không chọn nó trong thiết kế cuối cùng vì sự không chắc chắn về các vấn đề cung cấp điện có thể (hoặc có thể không !! ) nảy sinh.