Lợi thế của việc có tỷ lệ lấy mẫu tín hiệu cao hơn là gì?


12

Là một sinh viên khoa học xử lý tín hiệu không có hiểu biết hạn chế về các khái niệm.

Tôi có một tín hiệu bị lỗi mang định kỳ liên tục (với biên độ thời gian) được lấy mẫu ở  tần số12 kHz và . Tôi đã sử dụng một số kỹ thuật học máy (Mạng thần kinh chuyển đổi) để phân loại tín hiệu bị lỗi thành tín hiệu không bị lỗi.48 kHz

Khi tôi đang sử dụng tôi có thể đạt được độ chính xác phân loại độ chính xác. Tương tự, tôi có thể đạt được độ chính xác khi tôi áp dụng cùng một kỹ thuật trên cùng một tín hiệu nhưng được lấy mẫu ở mặc dù bản ghi được thực hiện ở cùng RPM, tải và góc ghi với cảm biến.12 kHz97±1.2%95%48 kHz

  • Điều gì có thể là lý do cho sự gia tăng tỷ lệ phân loại sai này?
  • Có bất kỳ kỹ thuật để phát hiện sự khác biệt trong tín hiệu?
  • Là tín hiệu độ phân giải cao hơn dễ bị nhiễu cao hơn?

Chi tiết về tín hiệu có thể được nhìn thấy ở đây , trong chương 3.


3
Câu hỏi hơi không rõ ràng trừ khi bạn chỉ định xử lý tín hiệu tương tự nào đã xảy ra trước khi bạn lấy mẫu và bạn làm gì với tín hiệu được lấy mẫu. Về mặt toán học, nếu tín hiệu của bạn bị giới hạn băng tần một cách chính xác để lấy mẫu, và sau đó được khử kỹ thuật số chính xác từ 48 kHz -> 12 kHz, thì nội dung thông tin có thể chứng minh được (định lý lấy mẫu của Nyquist).
Marcus Müller

Câu hỏi nên được đặt ngược lại, chẳng hạn như "Có bất lợi nào về tốc độ lấy mẫu cao hơn không?", Vì từ mọi khía cạnh được biết, tốc độ lấy mẫu cao hơn đều tốt hơn nhưng chỉ từ băng thông ADC 1 tốc độ lớn ban đầu, 2 tốc độ cao, 3- Chi phí tính toán và bộ nhớ DSP, các khía cạnh của nó sẽ có bất kỳ nhược điểm nào, khi được sử dụng một cách dư thừa.
Fat32

@ Fat32 "Từ mọi khía cạnh được biết, tỷ lệ lấy mẫu cao hơn là tốt hơn?" Chẳng hạn như cái gì?
endolith

1
@endolith, khả năng thể hiện băng thông nhiều hơn, cải thiện SNR thông qua quá mức, tránh bộ lọc tương tự AA tắt trong tín hiệu bạn quan tâm, nói chung là tự do hơn trong cả thiết kế bộ lọc analog và kỹ thuật số, dung sai cao hơn cho độ lệch thời gian, tăng phạm vi động qua quá mức cho nhiều loại các lớp tín hiệu, tăng DR thông qua phối màu thậm chí nhiều hơn.
Marcus Müller

@ MarcusMüller, cảm ơn vì danh sách hàng tá các khía cạnh có thể ...
Fat32

Câu trả lời:


21

Lấy mẫu ở tần số cao hơn sẽ cho bạn số bit (ENOB) hiệu quả hơn, đến giới hạn của dải động tự do giả của Bộ chuyển đổi tương tự sang số (ADC) mà bạn đang sử dụng (cũng như các yếu tố khác như đầu vào tương tự băng thông của ADC). Tuy nhiên có một số khía cạnh quan trọng để hiểu khi làm điều này mà tôi sẽ chi tiết hơn.

Điều này là do bản chất chung của nhiễu lượng tử hóa, trong điều kiện lấy mẫu tín hiệu không tương thích với đồng hồ lấy mẫu được xác định gần đúng dưới dạng phân bố nhiễu đồng nhất (theo tần số). Hơn nữa, Tỷ lệ tín hiệu / nhiễu (SNR) của sóng hình sin thực ở quy mô đầy đủ sẽ được tính gần đúng như sau:

SNR= =6.02 dB / bit+1,76dB

Ví dụ, một ADC 12 bit hoàn hảo lấy mẫu sóng hình sin quy mô đầy đủ sẽ có SNR là 6.02×12+1,76= =74 dB.

Bằng cách sử dụng sóng hình sin quy mô đầy đủ, chúng tôi thiết lập một đường tham chiếu nhất quán từ đó chúng tôi có thể xác định tổng công suất nhiễu do lượng tử hóa. Theo lý do, công suất nhiễu đó vẫn giữ nguyên ngay cả khi biên độ sóng hình sin bị giảm hoặc khi chúng ta sử dụng tín hiệu là vật liệu tổng hợp của nhiều sóng hình sin (có nghĩa là thông qua Mở rộng Sê-ri Fourier, bất kỳ tín hiệu chung nào).

Công thức cổ điển này có nguồn gốc từ sự phân bố đồng đều của nhiễu lượng tử hóa, vì đối với bất kỳ phân phối đồng đều, phương sai là Một212 , trong đó A là chiều rộng của phân phối. Mối quan hệ này và làm thế nào chúng ta đi đến công thức trên được trình bày chi tiết trong hình bên dưới, so sánh biểu đồ và phương sai cho một làn sóng sin full-scale (σS2 ), để biểu đồ và phương sai cho tiếng ồn quantization (σN2 ), Trong đóΔlà mức lượng tử hóa và b là số bit. Do đó sinewave có đỉnh để biên độ đỉnh cao của2bΔ. Bạn sẽ thấy rằng lấy căn bậc hai của phương trình hiển thị dưới đây cho phương sai của sóng sin (2bΔ)2số 8Vpquen thuộcVp2 là độ lệch chuẩn của sóng hình sin ở biên độ cực đạiVp. Do đó, chúng ta có phương sai của tín hiệu chia cho phương sai của nhiễu là SNR.

SNR cho ADC

fS/2-fS/2+fS/2Vp2đi xuống. Nếu sau đó chúng tôi lọc vì băng thông quan tâm của chúng tôi thấp hơn, tổng nhiễu sẽ giảm. Cụ thể nếu bạn lọc đi một nửa phổ, nhiễu sẽ giảm 2 (3 dB). Lọc 1/4 phổ và độ nhiễu giảm 6 dB, tương đương với việc tăng thêm 1 bit chính xác! Do đó, công thức cho SNR chiếm tỷ lệ quá khổ được đưa ra là:

Quá lấy mẫu

Thực tế ADC trong thực tế sẽ có những hạn chế bao gồm phi tuyến tính, băng thông đầu vào tương tự, khẩu độ không chắc chắn, v.v ... điều đó sẽ hạn chế số lượng chúng ta có thể vượt quá, và có thể đạt được bao nhiêu bit hiệu quả. Băng thông đầu vào tương tự sẽ giới hạn tần suất đầu vào tối đa mà chúng ta có thể lấy mẫu một cách hiệu quả. Sự không tuyến tính sẽ dẫn đến "spurs" là các âm tần số tương quan sẽ không được trải ra và do đó sẽ không được hưởng lợi từ cùng mức tăng xử lý nhiễu mà chúng ta đã thấy trước đó với mô hình nhiễu lượng tử hóa màu trắng. Các spurs này được định lượng trên bảng dữ liệu ADC dưới dạng dải động không có nhiễu (SFDR). Trong thực tế, tôi đề cập đến SFDR và ​​thường tận dụng lợi thế của quá mức cho đến khi tiếng ồn lượng tử hóa được dự đoán ở mức ngang với SFDR, tại thời điểm đó nếu sự thúc đẩy mạnh nhất xảy ra trong dải, SNR sẽ không tăng thêm nữa. Để biết thêm chi tiết tôi sẽ cần tham khảo thiết kế cụ thể chi tiết hơn.

Tất cả các đóng góp tiếng ồn được ghi lại độc đáo trong thông số kỹ thuật số bit (ENOB) hiệu quả cũng được đưa ra trên các bảng dữ liệu ADC. Về cơ bản, tổng nhiễu thực tế dự kiến ​​được định lượng bằng cách đảo ngược phương trình SNR mà lần đầu tiên tôi đưa ra để đưa ra số bit tương đương mà một ADC hoàn hảo sẽ cung cấp. Nó sẽ luôn nhỏ hơn số bit thực tế do các nguồn suy giảm này. Điều quan trọng, nó cũng sẽ đi xuống khi tốc độ lấy mẫu tăng lên do đó sẽ có một điểm lợi tức giảm dần từ quá khổ.

Ví dụ, hãy xem xét một ADC thực tế có ENOB được chỉ định là 11,3 bit và SFDR là 83 dB với tốc độ lấy mẫu 100 MSPS. 11.3 ENOB là SNR là 69,8 dB (70 dB) cho sóng hình sin quy mô đầy đủ. Tín hiệu thực tế được lấy mẫu sẽ có thể ở mức đầu vào thấp hơn để không bị cắt, nhưng bằng cách biết mức công suất tuyệt đối của một hình sin quy mô đầy đủ, giờ đây chúng ta đã biết mức công suất tuyệt đối của tổng nhiễu ADC. Ví dụ, nếu sóng hình sin quy mô đầy đủ dẫn đến SFDR và ​​ENOB tối đa là +9 dBm (cũng lưu ý rằng mức này với hiệu suất tốt nhất thường thấp hơn 1-3 dB so với thang đo đầy đủ thực tế nơi sóng hình sin sẽ bắt đầu clip! ), khi đó tổng công suất nhiễu ADC sẽ là + 9dBm-70 dB = -61 dBm. Vì SFDR là 83 dB, nên chúng ta có thể dễ dàng mong đợi đạt được giới hạn đó bằng cách vượt quá mức (nhưng không nhiều hơn nếu spur nằm trong dải lợi ích cuối cùng của chúng ta).N= =1083-6110= =158,5

Lưu ý cuối cùng, hãy biết rằng các kiến ​​trúc Sigma Delta ADC sử dụng phản hồi và định hình nhiễu để đạt được sự gia tăng số lượng bit tốt hơn nhiều so với những gì tôi mô tả ở đây về những gì có thể đạt được với ADC truyền thống. Chúng tôi đã thấy sự gia tăng của 3dB / quãng tám (mỗi lần chúng tôi tăng gấp đôi tần số chúng tôi đã tăng 3 dB trong SNR). Sigma Delta ADC đơn giản đầu tiên có mức tăng 9dB / quãng tám, trong khi Sigma Delta bậc 3 có mức tăng 21 dB / quãng tám! (Thứ tự thứ năm Sigma Delta không phải là hiếm!).

Cũng xem phản hồi liên quan tại

Làm thế nào để bạn đồng thời gạch dưới và overample?

Quá khổ trong khi duy trì tiếng ồn PSD

Cách chọn độ sâu FFT để phân tích hiệu suất ADC (SINAD, ENOB)

Cách tăng nhiễu Tín hiệu đến Lượng tử hóa làm tăng độ phân giải của ADC


Hmm ... Có ai biết tại sao ADC âm thanh có nhiều tiếng ồn hơn ở tốc độ lấy mẫu cao hơn không? Chẳng hạn, SNR có trọng số A của UDA1380 ở mức 96 kHz tệ hơn 3 dB so với 48 kHz, và WM8776 tệ hơn 2 dB ở 96 so với 48.
endolith

Nhiều trong số các nguồn méo được cố định trong độ trễ thời gian tương đối (chẳng hạn như độ không đảm bảo khẩu độ). Ở tốc độ lấy mẫu cao hơn, thời gian cố định này là pha lớn hơn (so với đồng hồ lấy mẫu) và do đó thành phần nhiễu pha lớn hơn.
Dan Boschen

@endolith để thêm vào lời giải thích nhanh ở trên, trong trường hợp bạn quen với dịch tần số bằng cách sử dụng các bộ trộn trong thế giới tương tự: quá trình lấy mẫu giống hệt với trộn (chỉ với nhiều LO trong mỗi mối quan hệ số nguyên với cơ bản, đó là đồng hồ lấy mẫu). Khi chúng tôi thực hiện dịch tần số bằng bộ trộn, nhiễu pha LO được dịch sang tín hiệu của chúng tôi (thông qua tích chập), do đó, bất kỳ nhiễu pha nào trên LO của chúng đều trở thành nhiễu pha trên tín hiệu của chúng tôi với cùng mật độ phổ dBc / Hz. Các phi tuyến ADC có LO hoàn hảo có hiệu lực tương tự như một ADC hoàn hảo với LO ồn ào
Dan Boschen

1
CV2/f

@ Dan, cảm ơn rất nhiều, mặc dù phải mất một thời gian dài để tôi hiểu được lời giải thích của bạn thật tuyệt vời.
Raady

5

Nếu bạn lấy mẫu ở tốc độ mẫu cao hơn, bạn cần phân tích (ví dụ: cung cấp cho CNN của bạn) một vectơ mẫu dài hơn tương ứng để có cùng độ phân giải tần số (hoặc các đặc điểm khác của bất kỳ rung động nào, v.v.)

Hoặc nếu kích thước đầu vào của CNN của bạn bị giới hạn, bạn có thể lọc và lấy mẫu dữ liệu về độ dài trước đó (và do đó tốc độ mẫu thấp hơn) trước đó. Trong một số trường hợp (tùy thuộc vào tiếng ồn hệ thống, (các) bộ lọc bí danh cộng với ADC được sử dụng, v.v.), điều này có thể cải thiện S / N của dữ liệu của bạn (do giảm nhiễu răng cưa hoặc giảm nhiễu lượng tử hóa, v.v.)

Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.