Định dạng chùm kỹ thuật số băng rộng thực tế cho các mảng lớn trong các ứng dụng radar

Tôi hiểu toán học đằng sau chùm tia kỹ thuật số nhưng tôi không chắc làm thế nào các hệ thống như vậy được thực hiện thực tế. Ví dụ, trong một radar FMCW băng rộng điển hình hoạt động ở băng tần S, băng thông xung (băng cơ sở) có thể lớn tới 500 MHz. Để số hóa tín hiệu này, bạn cần ADC tốc độ cao, thường là tần số lấy mẫu 1GHz. Theo tôi biết, những ADC này không hề rẻ.

Bây giờ, nếu bạn giả sử một mảng hình chữ nhật đồng nhất (URA) với 20 phần tử ăng ten, bạn cần sao chép lại giao diện RF của mình 20 lần! Giao diện RF này thường sẽ bao gồm LNA, bộ trộn và ADC tốc độ cao.

Ngoài ra, lượng dữ liệu khổng lồ được tạo ra bởi hệ thống trên là rất lớn đòi hỏi bộ nhớ lớn và khả năng xử lý.

Câu hỏi của tôi là như vậy:

1. Liệu kịch bản trên phản ánh cách các hệ thống chùm tia thực tế được thực hiện hay nó quá ngây thơ? Tôi có thiếu một cái gì đó cơ bản ở đây?
2. Có bất kỳ thủ thuật xử lý phần cứng / tín hiệu nào có thể giúp giảm yêu cầu phần cứng hoặc xử lý trong các hệ thống đó không?

Cảm ơn

Tôi chưa từng làm việc về thiết kế các hệ thống như vậy trước đây, nhưng tôi nghĩ quan niệm của bạn là về tiền. Cụ thể, có, mảng chùm tia có các mặt trước RF được nhân rộng nhiều lần. Sự phức tạp của các radar mảng pha hiện đại là đáng kinh ngạc về vấn đề này; có những thiết kế có hàng trăm thành phần ăng ten riêng lẻ với mức độ điều khiển phản hồi mảng ấn tượng bằng các kỹ thuật xử lý tín hiệu khác nhau.

Và như bạn nghi ngờ, vâng, cách tiếp cận này không hề rẻ. Các ADC lớp Gigasample có sẵn trên thị trường trong phạm vi vài nghìn đô la, nhưng có thể các mặt trước RF tùy chỉnh, số lượng thấp được sử dụng trong các hệ thống như thế này sẽ có giá thấp. Mặc dù vậy, các radar có khả năng loại này thường được tìm thấy như các hệ thống con trong các hệ thống lớn hơn rất đắt tiền (như một máy bay chiến đấu trị giá hàng trăm triệu đô la).

Theo như xử lý tín hiệu số phụ trợ, đó là một thị trường khá trưởng thành đã phát triển trong vài thập kỷ qua. Mục tiêu chính là mật độ xử lý: lấy số lượng FLOPS tối đa thành khối lượng nhỏ nhất. Rốt cuộc, các radar như vậy thường được sử dụng trong các ứng dụng bị giới hạn không gian như máy bay. Do đó, bạn sẽ thấy rất nhiều quá trình xử lý được thực hiện trên các máy tính tùy chỉnh và / hoặc máy tính bảng đơn có thể được xếp chồng lên nhau thành các cụm khung tiêu chuẩn (như VPX hoặc CompactPCI ).

được thôi - Tôi nghĩ rằng kỹ thuật tôi đang tìm kiếm là xây dựng khẩu độ tổng hợp như trong Radar khẩu độ tổng hợp (SAR). 'Thủ thuật', trong trường hợp chung, có liên quan đến các nền tảng mục tiêu và radar tĩnh, có lẽ là tất cả các yếu tố mảng sẽ có mặt vật lý trái ngược với SAR thông thường nơi chuyển động nền tảng được sử dụng để tổng hợp khẩu độ thực sự lớn. Sử dụng chuyển mạch RF để mô phỏng chuyển động nền tảng, người ta có thể thu thập dữ liệu SAR một cách tuần tự và áp dụng các kỹ thuật SAR nổi tiếng để đạt được hiệu suất mong muốn, tức là độ phân giải góc tốt.

'Bắt' trong trường hợp này sẽ là thêm thời gian cần thiết cho việc thu thập dữ liệu SAR so với máy tạo tia kỹ thuật số toàn diện. Một điều nữa là kỹ thuật này có thể có hiệu lực đối với các tình huống chỉ phát dạng tia.

Miễn là bạn có một khách hàng sẽ trả chi phí ASIC, đó là khoảng 25 triệu đô la chi phí thiết kế NRE, bạn có thể nhận được tất cả 20 mặt trước, ADC và số học dạng tia kỹ thuật số trên một chip CMOS ở bất cứ đâu từ DC đến 100GHz cho dưới 20 đô la định kỳ Giá cả