Là kích thước của một địa chỉ bộ nhớ và kích thước của bus địa chỉ liên quan?

Câu hỏi của tôi là về mối quan hệ giữa kích thước của địa chỉ thực / vật lý và kích thước của bus địa chỉ.

1. Nếu tôi hiểu chính xác, kích thước địa chỉ thực / vật lý được xác định trong quá trình thiết kế kiến ​​trúc máy tính.
2. Phải có kích thước của bus địa chỉ giống với số bit trong một địa chỉ? Nếu không, điều đó có nghĩa là một địa chỉ vật lý phải được truyền qua một bus địa chỉ nhỏ hơn một lần?

chú thích

• Tôi không nói về kích thước từ (tức là kích thước CPU có thể xử lý cùng một lúc), có thể khác với cả kích thước địa chỉ thực / vật lý và kích thước bus địa chỉ.
• Tôi không nói về việc sử dụng phân đoạn và địa chỉ offset để thể hiện một địa chỉ vật lý.

Độ rộng bit của bus địa chỉ vật lý có thể nhiều hơn hoặc ít hơn chiều rộng bit trong một địa chỉ bộ nhớ cụ thể, vì có tất cả các loại hack phần cứng bạn có thể thiết kế thành một hệ thống để cho phép các chế độ địa chỉ lạ. Ví dụ: trong một số hệ thống 32 bit, bus địa chỉ rộng 52 bit. Một ví dụ khác, một số lệnh CPU có thể giải mã một địa chỉ dài hơn bằng cách sử dụng kết hợp địa chỉ cơ sở và bảng tra cứu.

Vào cuối ngày, công việc của phần cứng là giải thích địa chỉ bộ nhớ từ CPU. CPU chỉ tính toán địa chỉ bộ nhớ cần thiết và gửi nó đến bộ điều khiển bộ nhớ của bo mạch chủ (hãy nhớ rằng chúng ta đang nói về phần cứng, không phải phần mềm ở đây, xem ghi chú cuối cùng của tôi ở phía dưới). Công việc của bộ điều khiển bộ nhớ là diễn giải địa chỉ đó và đưa dữ liệu phù hợp lên bus bộ nhớ.

Vì tất cả được xử lý ở mức phần cứng, nên bạn thực sự có thể tăng không gian địa chỉ vật lý của một số hệ thống bộ nhớ bit thấp hơn bằng cách sử dụng phần mở rộng địa chỉ vật lý . Một lần nữa, cách xử lý các địa chỉ mở rộng này là một phần trong cách hệ thống / phần cứng được triển khai.

Cuối cùng, để có thêm một số công đức cho các bản hack phần cứng mà tôi đã đề cập ở trên, một ví dụ điển hình là đầu vào / đầu ra được ánh xạ bộ nhớ (viết tắt là MMIO). Điều này cho phép CPU truy cập cả thiết bị ngoại vi và RAM thông qua chính bus địa chỉ. Thông thường điều này được thực hiện mặc dù các địa chỉ bộ nhớ bậc cao hơn để tránh xung đột địa chỉ bậc thấp hơn. Tuy nhiên, điều này đã dẫn đến Rào chắn bộ nhớ 3 GB thường được biết đến trong tất cả các biến thể tiêu dùng của hệ điều hành Windows 32 bit. Một lần nữa, đây chỉ là để cho bạn thấy những gì có thể ở cấp độ phần cứng.

Từ quan điểm của một lập trình viên cấp cao, điều này không liên quan gì đến các biến con trỏ. Chúng luôn có cùng kích thước dữ liệu, vì các phần mở rộng địa chỉ này được xử lý cho bạn bởi hệ điều hành và / hoặc chính phần cứng. Kích thước con trỏ, địa chỉ và độ lệch được thiết lập / tính toán bởi trình biên dịch.

Một điều cần hiểu là tất cả các máy tính hiện đại lớn hơn đều được ánh xạ bộ nhớ. Chương trình "không gian địa chỉ" (về cơ bản được xác định bởi kích thước của một con trỏ) có thể lớn hơn hoặc nhỏ hơn không gian địa chỉ vật lý (được xác định bởi lượng RAM có thể được xử lý). Ở giữa ngồi một hoặc một vài lớp logic ánh xạ địa chỉ chuyển đổi từ địa chỉ "logic" sang địa chỉ "vật lý". Điều này hỗ trợ "phân trang" bộ nhớ ảo (trong đó một trang bộ nhớ cụ thể có thể được "phân trang" vào ổ đĩa khi nó không được tham chiếu gần đây) và nó cũng hỗ trợ cho phép nhiều tiến trình / tác vụ có "không gian địa chỉ" riêng.

Ngoài các phần trên (và đặc biệt là trên các bộ vi xử lý có chân bị giới hạn), địa chỉ "bus" chạy ra khỏi bộ xử lý đến ngân hàng bộ nhớ có thể được "ghép" sao cho các địa chỉ được gửi theo hai chu kỳ riêng biệt, đầu tiên là nửa cao , ví dụ, sau đó là một nửa thấp. Trong thực tế, một số mô-đun bộ nhớ được xây dựng với ý tưởng này, vì chúng cũng có các địa chỉ "ghép kênh".