Làm thế nào để bộ nhớ flash NAND ghi hoạt động?


14

Dưới đây là hình ảnh về sự hiểu biết của tôi về hoạt động bộ nhớ flash NAND.

Flash NAND hoạt động bằng cách trước tiên xóa tất cả các ô trong một khối (về cơ bản là đặt nó thành '1') và sau đó chọn lọc bằng 0. Câu hỏi của tôi là- Vì dòng từ được chia sẻ giữa tất cả các ô trong một Trang, làm thế nào để bộ điều khiển NAND lập trình 0 thành các ô cụ thể trong một trang?

Đối với đèn flash NOR, dễ dàng nhận thấy rằng một tế bào cụ thể có thể được lập trình bằng cách sử dụng phương pháp phun electron nóng (Áp dụng điện áp cao trên một tế bào). Nhưng với NAND, không thể làm như vậy vì các ô NAND nối tiếp với nhau và không thể áp dụng điện áp cao cho các ô cụ thể. Vì vậy, những gì được thực hiện trong NAND là đường hầm lượng tử, trong đó dòng Word được cung cấp điện áp cao để viết 0. Điều không rõ ràng với tôi là làm thế nào điện áp này có thể được chọn lọc (nói cách khác vì các dòng từ được chia sẻ giữa các ô trong một trang, điện áp cao để lập trình một bit thành 0 cũng không nên loại bỏ các bit khác trong một trang).

Tổ chức mảng bộ nhớ NAND

Câu trả lời:


10

Hình ảnh bên dưới là phiên bản chi tiết hơn của tổ chức mảng bộ nhớ NAND FLash của bạn trong câu hỏi. Mảng bộ nhớ flash NAND được phân chia thành các khối , lần lượt được chia thành các trang . Một trang là độ chi tiết nhỏ nhất của dữ liệu có thể được xử lý bởi bộ điều khiển bên ngoài .

Mảng bộ nhớ flash NAND - Hình 2.2 từ Luận văn thạc sĩ được liên kết bên dưới

Hình trên là Hình 2.2 "Mảng bộ nhớ flash NAND" từ: Vidyabhushan Mohan . Mô hình hóa các đặc tính vật lý của bộ nhớ NAND Flash . Luận án thạc sĩ. Đại học Virginia, Charlottesville. Tháng 5 năm 2010.

Để thực hiện thao tác chương trình , nói cách khác là viết " 0 " cho các ô mong muốn, bộ điều khiển bộ nhớ ngoài cần xác định địa chỉ vật lý của trang sẽ được lập trình. Đối với mỗi thao tác ghi, một trang hợp lệ miễn phí cần được chọn vì flash NAND không cho phép hoạt động cập nhật tại chỗ. Bộ điều khiển sau đó truyền lệnh chương trình , dữ liệu sẽ được lập trình và địa chỉ vật lý của trang tới chip.

Khi một yêu cầu cho một hoạt động chương trình đến từ bộ điều khiển, một hàng của mảng bộ nhớ ( tương ứng với trang được yêu cầu ) được chọn và các chốt trong bộ đệm trang được tải với dữ liệu được ghi. Các SST sau đó được bật trong khi GST được tắt do đơn vị kiểm soát. Để đường hầm FN xảy ra, một điện trường cao là cần thiết trên cổng nổi và đế. Điện trường cao này đạt được bằng cách thiết lập các cổng kiểm soát của hàng đã chọn vào một điện áp cao Vpgm , và xu hướng các bit dòng tương ứng với logic “0” đến mặt đất.

Điều này tạo ra sự khác biệt tiềm năng cao trên cổng nổi và chất nền khiến các electron chui từ đế lên cổng nổi. Đối với lập trình 1, 1 (về cơ bản là không lập trình), ô nhớ phải ở trạng thái như trước khi hoạt động của chương trình. Mặc dù các kỹ thuật khác nhau được áp dụng để ngăn chặn sự chui electron của các tế bào như vậy, chúng tôi giả định chương trình tự tăng cường ức chế hoạt động.

Kỹ thuật này cung cấp các thiết điện áp chương trình ức chế bằng cách lái xe bit-dòng tương ứng với logic “ 1 ” để VCCbật các SSLtắt các GSL . Khi dòng từ của hàng được chọn tăng lên Vpgm , điện dung sê-ri qua cổng điều khiển, cổng nổi, kênh và hàng loạt được ghép nối, tự động tăng tiềm năng kênh và ngăn chặn đường hầm FN.


Thông tin này được lấy và tóm tắt từ đây và cũng có thể tìm thấy thêm chi tiết về lập trình bộ nhớ NAND Flash từ nguồn đó.


Cảm ơn đã tóm tắt Luận án mà bạn đã chỉ ra. Bạn có thể giải thích thêm một chút bằng các thuật ngữ đơn giản hơn về cách các ô được để lại ở '1' không bị ảnh hưởng bởi đường hầm xảy ra trên dòng từ được chia sẻ không? Từ những gì tôi hiểu trong đoạn trích bạn đã đăng, tất cả các bit có cùng dòng từ được chia sẻ cũng được gán cùng một điện áp cho các bit tương ứng. Do đó, điện trường trên cổng nổi cho các bóng bán dẫn như vậy đủ thấp để giá trị của chúng được giữ lại đến '1'. Ngoài ra, tại sao GSL bị tắt, GSL giúp như thế nào?

Về cơ bản, về mặt đơn giản, sự hiện diện hay vắng mặt của các điện tích bên trong FGT gây ra sự thay đổi trong Vthr ngưỡng của FGT, được sử dụng để phân biệt logic 1 1 logic với một logic 0 0 logic. Một FGT không bao giờ được lập trình một mình. Chỉ có một nhóm FGT được lập trình tại một thời điểm; nhóm FGT này tương ứng với một trang trong trường hợp này và điều này giải thích tại sao NAND được chặn địa chỉ thay vì địa chỉ bit. Hy vọng điều này là rõ ràng.
gbudan

Bạn nói "bằng cách bật SSL" nhưng không có gì trên sơ đồ được gọi là SSL. Ngoài ra, "ở đây để biết thêm chi tiết" của bạn là một liên kết chết.
Steev

@Steev - Cảm ơn bạn đã nhấn mạnh rằng các liên kết ban đầu đã chết. Tôi đã tìm thấy một liên kết làm việc với luận án được sử dụng làm cơ sở của câu trả lời này và đã cập nhật các liên kết ở trên. Xem ở đây cho trang của nhà văn luận án, trong đó bao gồm luận án đó.
SamGibson
Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.