Sự kiện đơn lẻ không còn là vấn đề của không gian cũng như máy bay; chúng ta đã thấy chúng xảy ra trên bề mặt trong hơn một thập kỷ, có thể là hai giờ.
Như đã đề cập, ít nhất là trong các ứng dụng không gian, chúng tôi xử lý các đảo lộn bằng cách sử dụng biểu quyết ba lần (mỗi bit thực sự là ba và hai phần ba phiếu bầu sẽ thắng, vì vậy nếu có một thay đổi thì hai phần còn lại sẽ bao trùm nó.). Và sau đó là ECC hoặc EDAC , với các bộ lọc đi qua RAM với tốc độ cao hơn tốc độ cập nhật sự kiện duy nhất được dự đoán để làm sạch các sự kiện đơn lẻ (những điều thực sự khiến hai phần ba bỏ phiếu sai).
Sau đó là tổng liều; theo thời gian vật liệu chỉ bị quá phóng xạ để hoạt động, vì vậy bạn sử dụng đủ vật liệu để vượt quá tuổi thọ của xe. Không có gì chúng ta lo lắng trên bề mặt bình thường. (Và chốt) Sử dụng song song ba / nhiều bộ logic là / là một cách để cố gắng không phải sử dụng công nghệ rad-hard truyền thống, và, bạn có thể thấy nó hoạt động tốt như thế nào.
Những người đã từng biết cách chế tạo đồ đạc cho không gian phần lớn đã nghỉ hưu hoặc chuyển sang, vì vậy chúng tôi có một số chương trình tạo không gian rác ngay bây giờ. Hoặc đối xử với không gian như các sản phẩm trên trái đất, thay vì cố gắng tạo ra mọi người trong công việc và có sự tái nhập và đốt cháy có kiểm soát, giờ đây chúng ta mong đợi một lượng rác không gian nhất định trong mỗi chòm sao.
Chúng tôi thấy khó chịu trên bề mặt. Bất kỳ thẻ nhớ ( DRAM ) nào bạn mua đều có FIT, Failures In Time và bất kỳ chip nào có RAM trong đó (tất cả các bộ xử lý, nhiều loại khác), cũng sẽ có thông số FIT (đối với các khối RAM (SRAM)). RAM dày đặc hơn và sử dụng các bóng bán dẫn nhỏ hơn, do đó dễ bị đảo lộn, tạo ra bên trong hoặc bên ngoài. Hầu hết thời gian chúng tôi không chú ý hoặc quan tâm vì bộ nhớ chúng tôi sử dụng cho dữ liệu, xem video, v.v. được ghi lại, đọc lại và không được sử dụng lại trước khi nó đủ lâu để gây khó chịu. Một số bộ nhớ, như một người đang giữ một chương trình hoặc kernel, có nhiều rủi ro hơn. Nhưng từ lâu chúng ta đã quen với ý tưởng chỉ cần khởi động lại máy tính hoặc đặt lại / khởi động lại điện thoại của chúng tôi (một số điện thoại / nhãn hiệu bạn sẽ phải thường xuyên tháo pin định kỳ). Là những khó chịu hoặc phần mềm xấu hoặc một sự kết hợp?
Số FIT cho sản phẩm riêng lẻ của bạn có thể vượt quá tuổi thọ của sản phẩm đó, nhưng hãy sử dụng trang trại máy chủ lớn, bạn tính đến tất cả RAM hoặc chip hoặc bất cứ điều gì và MTBF đi từ nhiều năm hoặc đặt hàng qua đó, đến ngày hoặc giờ, ở đâu đó trong nông trại. Và bạn có ECC để trang trải những gì bạn có thể làm. Và sau đó, bạn phân phối tải xử lý với các lỗi dự phòng để trang trải cho các máy hoặc phần mềm không hoàn thành nhiệm vụ.
Mong muốn lưu trữ trạng thái rắn và chuyển từ phương tiện kéo sợi đã tạo ra một vấn đề liên quan đến vấn đề này. Bộ lưu trữ được sử dụng cho SSD (và bộ lưu trữ không bay hơi khác) để nhanh hơn và rẻ hơn, dễ bay hơi hơn nhiều so với chúng tôi mong muốn và dựa vào EDAC, vì chúng tôi sẽ mất dữ liệu nếu không có nó. Họ ném rất nhiều bit vào và làm hỏng toàn bộ, làm toán để cân bằng tốc độ, chi phí và tuổi thọ của việc lưu trữ. Tôi không thấy chúng tôi quay lại; mọi người muốn lưu trữ nhiều hơn không bay hơi ở mọi nơi phù hợp với một gói nhỏ và không chi phối giá của sản phẩm.
Theo như các mạch thông thường, từ những ngày đầu sử dụng bóng bán dẫn cho các mạch kỹ thuật số cho đến hiện tại, chúng tôi đi qua phần tuyến tính của bóng bán dẫn và sử dụng nó như một công tắc, chúng tôi đập nó giữa các đường ray với một số dư thừa để đảm bảo nó dính vào . Giống như công tắc đèn trên tường của bạn, bạn lật nó hơn một nửa lò xo giúp phần còn lại và giữ nó ở đó. Đây là lý do tại sao chúng tôi sử dụng kỹ thuật số và không cố gắng sống trong khu vực tuyến tính; họ đã cố gắng sớm, nhưng không thành công. Họ không thể hiệu chỉnh.
Vì vậy, chúng tôi chỉ cần đặt bóng bán dẫn vào đường ray của nó và cả hai mặt của tín hiệu sẽ ổn định theo chu kỳ xung nhịp tiếp theo. Những nỗi đau lớn đã được thực hiện, và các công cụ hiện tại tốt hơn đáng kể so với trước đây, khi thực hiện phân tích thiết kế chip, để thấy rằng theo thiết kế có biên độ về thời gian. Sau đó kiểm tra từng khuôn trên mỗi wafer (đó và / hoặc sau khi đóng gói), để thấy rằng mỗi chip đều tốt.
Công nghệ chip phụ thuộc rất nhiều vào số liệu thống kê dựa trên các thí nghiệm. Khi bạn ép xung CPU của mình, bạn cũng sẽ đạt được mức chênh lệch đó, nằm trong tốc độ xung nhịp được quảng cáo, nhiệt độ, v.v. và khả năng bạn gặp sự cố sẽ thấp hơn đáng kể. Bộ xử lý xyz 3 GHz chỉ đơn giản là chip 4 GHz bị lỗi ở tốc độ 4 GHz nhưng được truyền ở tốc độ 3 GHz. Các bộ phận được phân loại tốc độ cơ bản từ một dây chuyền sản xuất.
Sau đó, có các kết nối giữa chip hoặc bo mạch, và chúng cũng gặp vấn đề, và rất nhiều thời gian và nỗ lực để tạo ra các tiêu chuẩn và thiết kế bảng, v.v., để giảm thiểu lỗi trên các giao diện đó. USB , bàn phím, chuột, HDMI , SATA , v.v. Cũng như tất cả các dấu vết trên bảng. Trên và ngoài bảng bạn có vấn đề xuyên âm; một lần nữa, rất nhiều công cụ có sẵn nếu bạn sử dụng chúng cũng như kinh nghiệm trong việc tránh các vấn đề ở nơi đầu tiên, nhưng một cách khác mà chúng ta có thể không thấy các công cụ và số không được tham gia đầy đủ.
Không có công nghệ nào, kể cả không gian, là hoàn hảo. Nó chỉ phải đủ tốt, đủ một tỷ lệ phần trăm của sản phẩm phải đủ để đáp ứng đủ tuổi thọ dự kiến của sản phẩm. Một số phần trăm của điện thoại thông minh phải làm cho nó ít nhất hai năm, và đó là nó. Các xưởng đúc cũ hoặc công nghệ có nhiều dữ liệu thử nghiệm hơn và có thể tạo ra một sản phẩm đáng tin cậy hơn, nhưng nó chậm hơn và có thể không phải là thiết kế mới, vì vậy bạn hãy đi. Điểm mấu chốt chỉ là, một canh bạc cho tất cả mọi người.
Đối với câu hỏi cụ thể của bạn, các bóng bán dẫn ở mỗi đầu của tín hiệu được đẩy nhanh qua vùng tuyến tính của chúng và nghiêng vào một trong các đường ray. Phân tích được thực hiện trên mọi đường dẫn tổ hợp để xác định rằng nó sẽ ổn định trước khi đồng hồ ở cuối đường dẫn chốt, để nó thực sự được tạo thành 0 hoặc 1. Việc phân tích dựa trên các thí nghiệm. Các chip đầu tiên của một dòng sản phẩm được đẩy ra ngoài ranh giới thiết kế, các sơ đồ schmoo được thực hiện để xác định có biên độ trong thiết kế. Biến thể về quy trình được thực hiện và / hoặc các ứng cử viên riêng lẻ được tìm thấy đại diện cho các chip chậm và nhanh. Đó là một quá trình phức tạp và một số có nhiều vật liệu hơn, một số có ít hơn, chạy nhanh hơn nhưng sử dụng nhiều năng lượng hơn hoặc chạy chậm hơn, v.v.
Bạn đẩy những người đến lề là tốt. Và về cơ bản có được một cảm giác mờ ấm áp rằng thiết kế là ổn để đi vào sản xuất. JTAG / quét ranh giới được sử dụng để chạy các mẫu ngẫu nhiên thông qua các chip giữa mỗi trạng thái chốt để xem các đường dẫn tổ hợp hoàn toàn vững chắc cho một thiết kế. Và khi có mối quan tâm, một số xét nghiệm chức năng theo chỉ đạo cũng có thể xảy ra. Thử nghiệm thêm về silicon đầu tiên và có lẽ là thử nghiệm ngẫu nhiên để đảm bảo sản phẩm tốt. Nếu / khi xảy ra lỗi, điều đó có thể đẩy bạn trở lại các bài kiểm tra chức năng hơn trên dây chuyền sản xuất. Nó phụ thuộc rất nhiều vào số liệu thống kê / tỷ lệ phần trăm. 1/1000000 những người xấu nhận ra có thể ổn hoặc 1/1000 hoặc bất cứ điều gì; nó phụ thuộc vào số lượng bạn nghĩ bạn sẽ sản xuất con chip đó.
Các lỗ hổng được đề cập ở đây và với những người khác. Đầu tiên là bản thân con chip, thiết kế và quy trình tốt như thế nào, gần với lề là con đường yếu nhất của một con chip cụ thể trong sản phẩm bạn đã mua. Nếu quá gần cạnh thì thay đổi nhiệt độ hoặc khác có thể gây ra vấn đề về thời gian và các bit sẽ chốt dữ liệu chưa được xử lý thành một hoặc không. Sau đó là những sự kiện đơn lẻ. Và sau đó là tiếng ồn. một lần nữa những thứ đã được đề cập ...
![Ngưỡng mức logic] [1]](https://i.stack.imgur.com/cjcx8.png)