Khi nào tôi cần sử dụng IC đệm đồng hồ?

Tôi đang thiết kế một mạch và PCB để điều khiển 7 bộ xử lý tín hiệu từ một đồ họa. (DAC là AD9762 )

Có thể điều khiển các đầu vào đồng hồ trên tất cả 7 DAC với một đầu ra xung nhịp đơn (từ chân đầu ra PLL) của FPGA không? Hay đó là một công thức cho thảm họa?

Nó sẽ là một đồng hồ kết thúc duy nhất với tối đa. tự do của 125 MHz.

Hoặc tôi nên sử dụng bộ đệm đồng hồ để đệm đồng hồ trước mỗi đầu vào đồng hồ DAC?

Nếu vậy, đây có phải là một bộ đệm đồng hồ tốt? ( NB3N551 )

Có một cái tốt hơn tôi có thể sử dụng?

Chỉnh sửa: Xin lỗi, tôi nên đã đề cập: Tất cả các bộ xử lý tín hiệu sẽ nằm trên PCB 5 "x5" được kết nối thông qua cáp ruy băng ngắn (vài inch) đến bo mạch đồ họa.

Edit2: Nếu tôi có thể viết lại câu hỏi: Nếu tôi có thể trả tiền phòng và chi phí cho bộ đệm đồng hồ, có bất kỳ tiêu cực tiềm năng nào không? Hay đó sẽ là cách an toàn để làm điều này?

Sẽ không có vấn đề gì (ngoại trừ công suất và chi phí tăng thêm) nếu bạn sử dụng bộ đệm quạt đồng hồ trong thiết kế này, nhưng tôi nghi ngờ nếu bạn thực sự cần nó.

Bởi vì tất cả các bộ định tuyến của bạn đều nằm trong phạm vi 5 inch với nhau, bạn sẽ ổn với một bộ đệm nhận duy nhất ở cuối cáp ruy băng. Quạt ra từ bộ đệm nhận có thể là một ngôi sao có chấm dứt chuỗi nguồn cho mỗi dòng ra của quạt, như trong câu trả lời của apalopohapa, hoặc một chuỗi cúc với một chấm dứt phân chia ở cuối. Việc chấm dứt phân tách sẽ là một trở lại mặt đất và một cho Vcc, cung cấp một Thevenin tương đương với R0 cho VCC / 2. R0 sẽ phù hợp với trở kháng đường truyền danh nghĩa của bạn, tùy thuộc vào hình dạng rãnh của bạn. Sử dụng trở kháng đặc tính 50 Ohm là phổ biến, nhưng bạn sẽ tiết kiệm điện nếu bạn sử dụng giá trị cao hơn như 75 hoặc 100 Ohms.

Với tối đa 5 inch giữa các bộ xử lý tín hiệu, bạn sẽ nói về sự khác biệt lên tới 1 ns về thời gian cập nhật giữa các bộ xử lý, trong khoảng thời gian lấy mẫu là 8 ns. Sự khác biệt về thời gian sẽ rất lặp lại theo thời gian và nhiệt độ vì nó chỉ phụ thuộc vào độ dài theo dõi giữa các chip.

NB Hãy nhớ rằng tuy nhiên bạn đệm tín hiệu đồng hồ, bạn cũng sẽ muốn đệm tín hiệu dữ liệu của mình để quản lý độ trễ của chúng để duy trì thời gian lấy mẫu và giữ mẫu chính xác tại các đầu vào DAC.

Bạn có thể đặt một điện trở R ohm (thay thế R bằng trở kháng đặc trưng của dấu vết của bạn) nối tiếp cho mỗi quạt đồng hồ, "càng gần càng tốt" với pin trong fpga (và không sử dụng điện trở nối tiếp bên trong mà một số cung cấp fpgas). Bằng cách này, các phản xạ từ mọi nút sẽ chết khi quay trở lại nguồn và không gây ra các kích hoạt kép ở các đầu vào khác.