Kết nối chân nguồn IC để chống ồn và tách rời

Đã có nhiều cuộc thảo luận về các chủ đề Q & A khác về cách kết nối các tụ tách rời với một IC, dẫn đến hai cách tiếp cận hoàn toàn trái ngược với vấn đề:

• (a) Đặt các tụ tách rời càng gần càng tốt với các chân nguồn IC.
• (b) Kết nối các chân nguồn IC càng gần càng tốt với các mặt phẳng nguồn, sau đó đặt các tụ tách rời càng gần càng tốt, nhưng phải tôn trọng vias.

Theo [ Kraig Mitzner ], tùy chọn (a) thích hợp hơn cho các IC tương tự. Tôi thấy logic đằng sau nó, vì độ tự cảm của tụ điện thông qua và tụ tách rời tạo thành bộ lọc LC thông thấp giúp giữ nhiễu khỏi các chân của IC. Nhưng theo [ Todd H. Hubbing ], tùy chọn (a):

[...] Nghe có vẻ là một ý tưởng hay cho đến khi bạn áp dụng một số con số thực tế và đánh giá sự đánh đổi. Nói chung, bất kỳ cách tiếp cận nào có thêm độ tự cảm (mà không mất thêm) là một ý tưởng tồi. Các chân nguồn và nối đất của một thiết bị hoạt động thường được kết nối trực tiếp với các mặt phẳng nguồn.

Đối với tùy chọn (b), [ Kraig Mitzner ] (tác giả của hình trên) nói rằng nó thích hợp hơn cho các mạch kỹ thuật số, nhưng anh ta không giải thích tại sao. Tôi hiểu rằng trong tùy chọn (b) các vòng cảm ứng được giữ càng nhỏ càng tốt; tuy nhiên, chúng vẫn cho phép chuyển đổi tiếng ồn từ IC để dễ dàng đi vào các mặt phẳng nguồn, đó là điều tôi muốn tránh.

Những khuyến nghị này có đúng không? Những lý do chính xác họ dựa trên?

EDIT: xem xét rằng thông qua từ IC dẫn đến tụ điện và vias được giữ càng ngắn càng tốt. Chúng được hiển thị trong hình dưới dạng dấu vết dài chỉ nhằm mục đích minh họa.

Chạy một số mô phỏng cơ bản với các giá trị phóng đại, rõ ràng là bạn cuối cùng giao dịch với chiều cao tăng đột biến so với chiều cao vòng.

Với mạch A, bạn nhận được ít đột biến hơn ở chân IC Vcc và nhiều vòng hơn, và với mạch B, điều ngược lại là đúng.

Lưu ý rằng dòng điện trong dấu vết đến tụ điện trong mạch B mặc dù, nó đảo ngược.

Tùy chọn khác mà bạn chưa hiển thị là đặt mặt phẳng nguồn qua IC để độ dài theo dõi bằng nhau. Điều này cung cấp cho bạn tốt nhất của cả hai thế giới như thể hiện trong cốt truyện thứ ba. Một lần nữa mặc dù hiện tại trong dòng cap đảo ngược.

Từ những biểu đồ mà tôi thực sự nói là mạch A, tốt hơn cho kỹ thuật số vì các cạnh có nhiều vấn đề hơn gợn sóng và mạch B tốt hơn cho analog. Cuối cùng C là tốt nhất. Nhưng khi nói đến các thuật ngữ như "tốt hơn", ý kiến ​​được đưa ra.

Cuối cùng, dù bằng cách nào, bạn cần giữ tụ điện và thông qua gần với pin bằng cách sử dụng dấu vết tối thiểu giữa chúng để giảm thiểu độ tự cảm của dấu vết. Ví dụ: sử dụng kết hợp chặt chẽ / thông qua kết hợp như câu trả lời của Peufeu.

Đối với độ tự cảm thấp nhất, đặt mặt phẳng xuyên qua mặt đất ở phía bên của nắp thay vì ở cuối dấu vết gầy. Bạn có thể đặt hai vias, một bên mỗi bên, nó thậm chí còn tốt hơn.

(đọc nguồn )

Bây giờ, xem xét các mạch được hiển thị, IC nằm trong gói SOP hoặc SSOP, có nghĩa là có hơn 5nH bondwire và độ tự cảm của khung chì trong gói. Thêm một nH của điện cảm dấu vết trong đường dây điện sẽ không thành vấn đề. Nếu đây là chip kỹ thuật số, việc tách rời mặt phẳng tối ưu sẽ đạt được bằng dấu chân bên phải của hình ảnh và bạn có thể kết nối chân nguồn của IC với miếng đệm của nắp.

Nếu đây là một chip analog nhạy trên mặt phẳng kỹ thuật số, thì việc thêm một điện trở và / hoặc một ferrite trước nắp si là một ý tưởng tốt hơn nhiều.