Giải pháp goto CMOS của tôi
Tất cả các Logic I / O đều có các đặc điểm Tương tự trong vùng tuyến tính giữa Vdd & Vss.
Bất kỳ họ Logic nào cũng có thể được sử dụng, với sự hiểu biết rằng các bộ khuếch đại tuyến tính phản hồi âm phải có biên pha tốt ở mức tăng đơn nhất và độ nhạy đối với Vdd và nhà cung cấp.
- Thêm
74HCT hoặc bất kỳ 74xxT nào là ngưỡng đầu vào TTL tương thích ở mức 1,5V thay vì Vdd / 2, điều tương tự khi bạn đạt Vdd = 3V. Với khả năng tự phân cực với phản hồi R âm, chu kỳ nhiệm vụ đầu ra sẽ thay đổi khi cố gắng đạt 1,5Vdc ở đầu vào, tùy thuộc vào mức tín hiệu có thể kích hoạt điốt kẹp ESD xuống đất
Không phải ai cũng sẽ thành công lần đầu, giống như trong thiết kế tuyến tính và RF mà không nhận thức đầy đủ về trở kháng của mạch, nguồn cung cấp và bố trí, biến tần bộ đệm CMOS giá rẻ và bẩn có sản phẩm băng thông tăng đáng kinh ngạc> 150 MHz với mức tăng> 60dB cho mỗi xu biến tần.
Tự thiên vị là không đáng kể khi đầu vào được ghép nối AC, nhưng việc lựa chọn biến tần đệm được tăng thêm thách thức kỹ thuật. Độ nhạy đối với dao động tăng, khi mức tăng của vòng kín thấp hơn nhiều so với mức tăng của vòng hở vì nó không được bù bên trong như Op Amps (OA).
- Bộ biến tần đệm được xử lý giống như bộ khuếch đại video có mức tăng cao hơn so với OA.
Mức tăng vòng lặp mở cho biến tần 1 cấp hoặc không có bộ đệm (UB) tối thiểu 20dB và> 60dB cho bộ đệm (B) 3 giai đoạn. Khi sử dụng Zf / Z, đối với phản hồi âm, người ta phải AC ghép đôi đầu vào và đầu ra giống như trong một Op Op cung cấp duy nhất. Zf thường được chọn với điện trở cao cho độ lệch tự DC hiện tại của đầu vào thấp nhưng quá cao sẽ dẫn đến thời gian bật chậm để điện áp đầu vào lắng xuống Vdd / 2 từ R2C1.
mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab
Bộ biến tần đệm (B) có mức tăng gấp 3 lần mức tăng tuyến tính dB của bộ đệm (UB) để bộ khuếch đại video có các hành vi thú vị nếu bạn cần tăng 60dB với trở kháng trình điều khiển Zout từ 20 đến 500 Ohms. Trong đó Zout = RdsOn = Vol / Iol @ ~ x mA
Những chi tiết khác
Với lịch sử của logic CMOS từ năm 1970, có hàng tá tiền tố gia đình tiêu chuẩn như {4xxx, 'HCxxx &' ALCxx}. Tất cả các đặc điểm tương tự không được chỉ định trực tiếp cho các bảng dữ liệu, chẳng hạn như RdsOn, Ciss và Coss, nhưng chúng tôi biết các giới hạn dòng chảy giới hạn này và băng thông tín hiệu lớn. Bạn có thể đánh giá cao hành vi của FET như RdsOn vs Vss được xác định theo phạm vi Vss và mỗi thế hệ đều tăng tốc độ, giảm mức tiêu thụ điện năng ở tốc độ hoặc cả hai. Điều này dẫn đến in thạch bản nhỏ hơn, phạm vi Vdd thấp hơn và giá trị trình điều khiển RdsOn thấp hơn.
- Bạn có thể đã biết rằng RdsOn khá nhất quán (50%) cho mỗi họ loạt 54/74 CMOS phụ thuộc vào Vss. Kể từ khi tăng Vss tự nhiên làm giảm RdsOn an. Phạm vi Vss thấp bị giới hạn bởi tốc độ từ việc tăng RdsOn đáng kể và phạm vi cao hơn làm tăng dòng điện dẫn và tản điện.
Tôi hy vọng (nhưng chưa được xác minh) mọi họ logic có thể được sử dụng làm bộ khuếch đại tuyến tính . Mỗi amp tuyến tính. phải tuân theo các quy tắc để làm cho tuyến tính và ổn định. Tuy nhiên, tùy thuộc vào độ tự cảm bố trí và trở kháng khác ảnh hưởng đến biên pha đạt được sự thống nhất, việc bù bên ngoài cho cực thứ 1 có thể cần thiết như cách thiết kế Op Amps.
Để có kết quả tốt nhất, nhà thiết kế phải có ý tưởng tốt về tất cả các trở kháng * Z (f) của mạch so với tần số ngay cả khi có dung sai rộng ~ +/- 50% cho tất cả các nhà cung cấp. Không bao giờ đánh giá thấp rằng những điều này có thể thay đổi đáng kể, vì vậy Danh sách nhà cung cấp được phê duyệt của bạn, AVL chỉ phải bao gồm những người bạn đã xác minh cho mỗi số phần trong bất kỳ thiết kế nào. Nếu không, bạn phải tìm ra cách để tránh những vấn đề này bằng cách thiết kế và thử nghiệm. Nhưng nhìn chung, tôi đã tìm thấy các thông số Logic phản ánh các giới hạn RdsOn (hoặc trình điều khiển ESR) phù hợp với tất cả các nhà cung cấp.
- Những * này bao gồm nguồn ước tính Z (f) công suất và trở kháng trình điều khiển là << Zout, bố trí và tách mũ ở băng thông hoạt động cho nguồn cung cấp trên mỗi chip. và CMOS Zout = RdsOn out. Lý do bộ biến tần không có bộ đệm ổn định hơn và được khuyến nghị là vì mức tăng một cấp thường là đủ cho bộ tạo dao động tinh thể (XO) khi tự DC tự phân cực với phản hồi 1 ~ 10M R.
Tôi giả sử bạn có một số ý tưởng về các lý thuyết điều khiển hoặc sơ đồ Bode. Vì mỗi giai đoạn CMOS là một biến tần, bộ biến tần đệm có 3 giai đoạn đạt G (s) và nhiều pha hơn so vớifB W~0,35 tR và do đó ít ổn định hơn với nhiều phản hồi H (s).
Những người có thể dễ dàng học, đã biết; Lô Bode, lề pha 1 vs 3 ampe giai đoạn, Vol / Iol cho mỗi họ logic so với Vcc. Nếu không, không có lời giải thích đơn giản nào có thể. CD4xxx hoạt động tốt 3 ~ 18V, Tất cả những người khác nên hoạt động tương tự bằng cách chia tỷ lệ Vcc / RdsOn. Đối với tải trở kháng thấp (~ 50), Pd trong trình điều khiển có thể được giảm đáng kể bằng cách ghép AC. 74ALCxx có khoảng 25 Ohms @ 3.3V, 74HCxx có khoảng 50 Ohms +/- 50% @ 5V trên temp.