Những họ logic CMOS nào có thể được sử dụng một cách an toàn để xây dựng các mạch tuyến tính?


15

Tôi mới biết rằng bộ biến tần CMOS kỹ thuật số có thể được cấu hình để thực hiện các chức năng tương tự (đáng chú ý nhất là bộ dao động và bộ khuếch đại). Tuy nhiên, nhiều ví dụ có xu hướng ủng hộ các thiết bị CD4000 cũ. Ngoài ra, ứng dụng này lưu ý trong Phần 3 rằng việc sử dụng bộ biến tần đệm có thể gây ra vấn đề ổn định.

  1. Những họ logic nào có thể được cấu hình đáng tin cậy để thực hiện các hoạt động tuyến tính? Những gia đình nào nên tránh?
  2. Mạch bảo vệ "đặc biệt" như I / O chịu được 5V cho AHC và LVC sẽ gây ra các vấn đề ổn định bổ sung hoặc ngăn hoạt động tuyến tính?
  3. Điều gì sẽ xảy ra nếu tôi cố gắng xây dựng một mạch tuyến tính bằng thiết bị tương thích với TTL (HCT, ACT, AHCT)?
  4. Có được coi là thực hành xấu để sử dụng IC kỹ thuật số trong khu vực tuyến tính của họ?

1
Ồ, thật là một câu hỏi hay. Có lẽ các thiết bị CMOS trường học cũ cho độ ổn định thiên vị tốt hơn vì chúng có sức đề kháng bên trong nhiều hơn. Có thể các thiết bị trường học cũ ít ổn định hơn bởi vì chúng theo tiêu chuẩn hiện đại rất chậm. Tôi có thể thấy rằng không có bộ đệm tốt hơn. Tôi đang tìm kiếm để xem một số câu trả lời cho câu hỏi này.
Tự kỷ

Nhìn vào các sơ đồ chức năng cho các bộ biến tần trong chuỗi logic thứ 1 - ví dụ 4000 CMOS. Họ thực sự là một cặp bóng bán dẫn MOS duy nhất. Các cổng đệm có hai (hoặc nhiều) giai đoạn - một biến tần và sau đó không đảo ngược bộ đệm. Cặp bóng bán dẫn cơ bản phù hợp hơn với biến tần mong muốn.
Russell McMahon

Câu trả lời:


12

Tất cả các họ logic đều thích sử dụng bộ biến tần đệm, bởi vì chúng đáng tin cậy hơn và sử dụng ít năng lượng hơn trong các ứng dụng kỹ thuật số. Tuy nhiên, biến tần không có bộ đệm rất hữu ích để xây dựng bộ dao động tinh thể, vì vậy chúng tồn tại trong nhiều gia đình; tìm kiếm 74xx1GU04.

Một I / O dung sai 5 V không có diode bảo vệ ESD đối với VCC, do đó nó có xu hướng có điện dung ít hơn và làm biến dạng tín hiệu ít hơn nếu vượt quá VCC.

Các đầu vào tương thích với TTL có ngưỡng chuyển đổi thấp hơn, do đó chúng không còn đối xứng giữa VCC và mặt đất.

Cổng không có bộ đệm có nghĩa là được sử dụng trong các mạch tuyến tính; cổng đệm không có khả năng làm việc cả.

Một lưu ý ứng dụng hữu ích khác: Hiểu (không) bộ đệm CD4xxx .


Những người hiểu rằng tất cả logic là Analog; không cần giải thích, những người có thể dễ dàng học, đã biết; Lô Bode, lề pha 1 vs 3 giai đoạn, Vol / Iol cho mỗi họ logic so với Vcc. Nếu không, không có lời giải thích đơn giản nào có thể. CD4xxx hoạt động tốt 3 ~ 18V, Tất cả những người khác nên hoạt động tương tự bằng cách chia tỷ lệ Vcc / RdsOn cho Iq
Tony Stewart Sunnyskyguy EE75

Tôi đã sử dụng nhiều cổng Buffered cho các bộ khuếch đại khuếch đại cao từ DC đến RF nhưng nó đòi hỏi các kỹ năng thiết kế tương tự. (khi ở trong tình trạng khó khăn, không theo quy định)
Tony Stewart Sunnyskyguy EE75

2

Bạn phải nhớ các cổng logic như bộ biến tần thực sự chỉ là các mạch tương tự đơn giản, bộ so sánh, được thiết kế để hoạt động tốt với tín hiệu đầu vào tương tự về cơ bản có hai trạng thái ổn định, cao và thấp.

Như vậy, giống như bạn có thể sử dụng op-amps làm thiết bị logic, các thiết bị logic đơn giản cũng có thể được sử dụng trong vai trò tương tự.

Biến tần đặc biệt làm đầy đủ vai trò này, vì những gì bạn thực sự có là một bộ so sánh / op-amp đơn giản với chân âm được phơi ra làm đầu vào và chân dương về cơ bản "kết nối" với một nửa đường ray. (Hoặc một số điểm khác cho TTL, v.v.) Vì chúng để lộ chân âm, bạn có thể sử dụng các vòng phản hồi âm giống như cách bạn làm với op-amps. Logic không đảo ngược là ít hữu ích.

Làm thế nào họ làm việc tốt trong một vai trò tương tự tất nhiên phụ thuộc vào bản chất của cổng cụ thể. Các thiết bị cũ hơn là các bóng bán dẫn phù hợp rất đơn giản, các loại bộ đệm có nhiều phần bên trong làm cho chúng ít tuyến tính hơn.

Tuy nhiên, các thiết bị logic thường có xu hướng mạch hở hoặc tệ hơn là chụp - mặc dù khi tín hiệu nằm giữa các mức logic nên việc sử dụng chúng làm bộ khuếch đại đơn giản cho tín hiệu tần số thấp không phải là một ý tưởng tuyệt vời.

Tuy nhiên, sử dụng chúng như một phần của mạch trễ, hoặc là trình điều khiển trong bộ tạo dao động, chúng hoạt động tốt, đặc biệt nếu cổng là Bộ kích hoạt Schmitt với độ trễ được xây dựng.


2

Tôi muộn màng muốn thêm một vài điểm không được người khác xây dựng.

Mặc dù theo thông lệ, người ta thường sử dụng các cổng không có bộ đệm làm bộ khuếch đại tuyến tính, có một vài nhược điểm cần phải lưu ý.

Có lẽ quan trọng nhất, các thông số được chỉ định kém. Mặc dù biểu dữ liệu bộ khuếch đại có nhiều thông tin về các thuộc tính của bộ khuếch đại, bạn thường sẽ tìm thấy rất ít thông tin như vậy trong biểu dữ liệu của thiết bị logic. Hơn nữa, có ràng buộc là dung sai lớn và độ biến thiên trong điều kiện vận hành (điện áp hoạt động, nhiệt độ, ...). Do đó, bạn có thể chỉ muốn sử dụng các thiết bị đó trong các mạch có thể chịu được các biến thể lớn như vậy.

Bộ biến tần không có bộ đệm có sẵn trong các họ logic CMOS khác nhau, bắt đầu với dòng 4000 cũ ở đầu chậm, cho đến phạm vi LVC khá nhanh. Tính chất của chúng khác nhau rõ rệt. Bạn muốn có một cái nhìn cận cảnh về mức tiêu thụ năng lượng nói riêng, vì mức tiêu thụ điện có xu hướng tối đa khi điện áp đầu vào nằm giữa mức cao và thấp, trong đó cả hai bóng bán dẫn đều đồng thời. Điều này cũng sẽ phụ thuộc vào điện áp hoạt động. Nó trở nên tồi tệ hơn với ổ đĩa đầu ra nhanh hơn và cao hơn. Đây là lý do tại sao sê-ri 4000 khá lành tính, trong khi logic loại LVC khó xử lý hơn nhiều.

Tùy thuộc vào họ logic, cũng có thể có thời gian tăng / giảm tín hiệu tối đa được chỉ định, điều này cho thấy mức đầu vào không được duy trì ở mức cao và thấp trong thời gian dài. Nếu bạn vi phạm điều này, bạn không chỉ tiêu thụ điện năng cao, bạn cũng có thể gặp phải các vấn đề về ổn định. Nó thậm chí có thể ảnh hưởng đến độ tin cậy của mạch, do nhiệt sinh ra trong một cặp bóng bán dẫn khá nhỏ. Ứng dụng TI lưu ý SCBA004 có nhiều điều để nói về điều này.

Điểm mấu chốt là: Bạn có thể sử dụng các thiết bị đó cho các ứng dụng tuyến tính nếu bạn nhận thức được các hạn chế nghiêm trọng. Giá thấp của chúng có thể hấp dẫn, nhưng nhược điểm đi kèm với mạch đơn giản là đáng kể.


0

IC kỹ thuật số hoạt động trong khu vực 'tuyến tính' của chúng có thể không quá tuyến tính. Vài thập kỷ trước, tôi đã thiết kế một sản phẩm sử dụng chip biến tần CD4xxx trong bộ tạo dao động vòng. Nhà sản xuất đã thay thế một bộ phận kỹ thuật số "hiện đại" (IIRC HCT), bị bắn xuyên khi hoạt động trong phạm vi 'tuyến tính' (bóng bán dẫn đầu ra kéo lên và kéo xuống được bật cùng lúc). Không cần phải nói, chip đã hút thuốc nóng ;-)

Vì vậy, để trả lời câu hỏi của bạn, việc sử dụng IC kỹ thuật số làm thiết bị tuyến tính thường là một hình thức xấu, ngoại trừ trong trường hợp rất hiếm!


-2

Giải pháp goto CMOS của tôi

nhập mô tả hình ảnh ở đây

  • Tất cả các Logic I / O đều có các đặc điểm Tương tự trong vùng tuyến tính giữa Vdd & Vss.

  • Bất kỳ họ Logic nào cũng có thể được sử dụng, với sự hiểu biết rằng các bộ khuếch đại tuyến tính phản hồi âm phải có biên pha tốt ở mức tăng đơn nhất và độ nhạy đối với Vdd và nhà cung cấp.

- Thêm

  • 74HCT hoặc bất kỳ 74xxT nào là ngưỡng đầu vào TTL tương thích ở mức 1,5V thay vì Vdd / 2, điều tương tự khi bạn đạt Vdd = 3V. Với khả năng tự phân cực với phản hồi R âm, chu kỳ nhiệm vụ đầu ra sẽ thay đổi khi cố gắng đạt 1,5Vdc ở đầu vào, tùy thuộc vào mức tín hiệu có thể kích hoạt điốt kẹp ESD xuống đất

  • Không phải ai cũng sẽ thành công lần đầu, giống như trong thiết kế tuyến tính và RF mà không nhận thức đầy đủ về trở kháng của mạch, nguồn cung cấp và bố trí, biến tần bộ đệm CMOS giá rẻ và bẩn có sản phẩm băng thông tăng đáng kinh ngạc> 150 MHz với mức tăng> 60dB cho mỗi xu biến tần.


Tự thiên vị là không đáng kể khi đầu vào được ghép nối AC, nhưng việc lựa chọn biến tần đệm được tăng thêm thách thức kỹ thuật. Độ nhạy đối với dao động tăng, khi mức tăng của vòng kín thấp hơn nhiều so với mức tăng của vòng hở vì nó không được bù bên trong như Op Amps (OA).

  • Bộ biến tần đệm được xử lý giống như bộ khuếch đại video có mức tăng cao hơn so với OA.

Mức tăng vòng lặp mở cho biến tần 1 cấp hoặc không có bộ đệm (UB) tối thiểu 20dB và> 60dB cho bộ đệm (B) 3 giai đoạn. Khi sử dụng Zf / Z, đối với phản hồi âm, người ta phải AC ghép đôi đầu vào và đầu ra giống như trong một Op Op cung cấp duy nhất. Zf thường được chọn với điện trở cao cho độ lệch tự DC hiện tại của đầu vào thấp nhưng quá cao sẽ dẫn đến thời gian bật chậm để điện áp đầu vào lắng xuống Vdd / 2 từ R2C1.

sơ đồ

mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab

Bộ biến tần đệm (B) có mức tăng gấp 3 lần mức tăng tuyến tính dB của bộ đệm (UB) để bộ khuếch đại video có các hành vi thú vị nếu bạn cần tăng 60dB với trở kháng trình điều khiển Zout từ 20 đến 500 Ohms. Trong đó Zout = RdsOn = Vol / Iol @ ~ x mA

Những chi tiết khác

Với lịch sử của logic CMOS từ năm 1970, có hàng tá tiền tố gia đình tiêu chuẩn như {4xxx, 'HCxxx &' ALCxx}. Tất cả các đặc điểm tương tự không được chỉ định trực tiếp cho các bảng dữ liệu, chẳng hạn như RdsOn, Ciss và Coss, nhưng chúng tôi biết các giới hạn dòng chảy giới hạn này và băng thông tín hiệu lớn. Bạn có thể đánh giá cao hành vi của FET như RdsOn vs Vss được xác định theo phạm vi Vss và mỗi thế hệ đều tăng tốc độ, giảm mức tiêu thụ điện năng ở tốc độ hoặc cả hai. Điều này dẫn đến in thạch bản nhỏ hơn, phạm vi Vdd thấp hơn và giá trị trình điều khiển RdsOn thấp hơn.

  • Bạn có thể đã biết rằng RdsOn khá nhất quán (50%) cho mỗi họ loạt 54/74 CMOS phụ thuộc vào Vss. Kể từ khi tăng Vss tự nhiên làm giảm RdsOn an. Phạm vi Vss thấp bị giới hạn bởi tốc độ từ việc tăng RdsOn đáng kể và phạm vi cao hơn làm tăng dòng điện dẫn và tản điện.

Tôi hy vọng (nhưng chưa được xác minh) mọi họ logic có thể được sử dụng làm bộ khuếch đại tuyến tính . Mỗi amp tuyến tính. phải tuân theo các quy tắc để làm cho tuyến tính và ổn định. Tuy nhiên, tùy thuộc vào độ tự cảm bố trí và trở kháng khác ảnh hưởng đến biên pha đạt được sự thống nhất, việc bù bên ngoài cho cực thứ 1 có thể cần thiết như cách thiết kế Op Amps.

Để có kết quả tốt nhất, nhà thiết kế phải có ý tưởng tốt về tất cả các trở kháng * Z (f) của mạch so với tần số ngay cả khi có dung sai rộng ~ +/- 50% cho tất cả các nhà cung cấp. Không bao giờ đánh giá thấp rằng những điều này có thể thay đổi đáng kể, vì vậy Danh sách nhà cung cấp được phê duyệt của bạn, AVL chỉ phải bao gồm những người bạn đã xác minh cho mỗi số phần trong bất kỳ thiết kế nào. Nếu không, bạn phải tìm ra cách để tránh những vấn đề này bằng cách thiết kế và thử nghiệm. Nhưng nhìn chung, tôi đã tìm thấy các thông số Logic phản ánh các giới hạn RdsOn (hoặc trình điều khiển ESR) phù hợp với tất cả các nhà cung cấp.

  • Những * này bao gồm nguồn ước tính Z (f) công suất và trở kháng trình điều khiển là << Zout, bố trí và tách mũ ở băng thông hoạt động cho nguồn cung cấp trên mỗi chip. và CMOS Zout = RdsOn out. Lý do bộ biến tần không có bộ đệm ổn định hơn và được khuyến nghị là vì mức tăng một cấp thường là đủ cho bộ tạo dao động tinh thể (XO) khi tự DC tự phân cực với phản hồi 1 ~ 10M R.

Tôi giả sử bạn có một số ý tưởng về các lý thuyết điều khiển hoặc sơ đồ Bode. Vì mỗi giai đoạn CMOS là một biến tần, bộ biến tần đệm có 3 giai đoạn đạt G (s) và nhiều pha hơn so vớifBW~0,35tR và do đó ít ổn định hơn với nhiều phản hồi H (s).

Những người có thể dễ dàng học, đã biết; Lô Bode, lề pha 1 vs 3 ampe giai đoạn, Vol / Iol cho mỗi họ logic so với Vcc. Nếu không, không có lời giải thích đơn giản nào có thể. CD4xxx hoạt động tốt 3 ~ 18V, Tất cả những người khác nên hoạt động tương tự bằng cách chia tỷ lệ Vcc / RdsOn. Đối với tải trở kháng thấp (~ 50), Pd trong trình điều khiển có thể được giảm đáng kể bằng cách ghép AC. 74ALCxx có khoảng 25 Ohms @ 3.3V, 74HCxx có khoảng 50 Ohms +/- 50% @ 5V trên temp.


Thật thiếu sự đánh giá cao cho chiếc tisk Analog Wisdom
Tony Stewart Sunnyskyguy EE75

Về khớp nối AC .. Đây là một chút lạc đề nhưng vẫn còn. Tôi đang cố gắng tạo một máy dò FM bậc hai với cổng XOR làm máy dò pha. Tín hiệu đầu vào là sóng vuông 3,3V từ bộ dao động CMOS. Vấn đề là mạch RLC chuyển pha loại bỏ mức DC khỏi tín hiệu đầu vào. Vậy tôi có thể cắm tín hiệu ghép AC vào cổng XOR hay không?
Archimedes

1
Không. Độ lệch tự DC sẽ theo dõi phát hiện pha Null hoặc 50% avg. hoặc Vdd / 2. Cách thích hợp là phương trình bậc hai f / 2 và sử dụng LPF để điều khiển VCO bằng cách sử dụng diode đảo ngược DC thiên vị được ghép nối trong bộ cộng hưởng cho một bộ phát hiện DIY DIY PLL vs IC. Nhưng tùy thuộc vào BW dư thừa cũng làm Bộ giới hạn FM. Nếu không thì sử dụng bộ giới hạn ICL hoặc ECL.
Tony Stewart Sunnyskyguy EE75

trông giống như -3 người có thái độ tiêu cực
Tony Stewart Sunnyskyguy EE75
Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.