Tôi hiện đang trong quá trình thiết kế CPU đơn giản trong VHDL bằng Xilinx ISE và ISIM. Phần thiết kế đang rất tốt, nhưng dường như tôi không thể tìm ra cách xác minh một cách nhất quán.
Ngay bây giờ tôi có một băng ghế thử nghiệm VHDL mà tôi cập nhật để kiểm tra chức năng tôi đang làm việc tại bất kỳ thời điểm cụ thể nào. Điều này rất đặc biệt và nó không giúp tôi nắm bắt được hồi quy và không thể được sử dụng để xác minh sự tuân thủ với đặc tả / tập lệnh.
Tôi đã nghĩ về việc phát triển một bộ thử nghiệm rộng rãi, nhưng vấn đề là trạng thái tiềm năng của một phần mục đích chung là CPU là rất lớn so với các thành phần ít chung chung.
Tôi đang tìm kiếm một phương pháp cho phép tôi thực hiện thiết kế và thử nghiệm một cách có kiểm soát hơn. Một số loại "TDD phần cứng" nếu bạn muốn. Có một điều như vậy tồn tại? Nó có thể được áp dụng tương đối dễ dàng cho các bộ phận mục đích chung như CPU không?