Opamp noise: Khi nào một điện trở trong đường dẫn tín hiệu?


8

Tôi bối rối khi một điện trở được coi là nằm trong đường dẫn tín hiệu và khi không phải là khi tính toán nhiễu opamp. Ví dụ, lấy mạch sau:

sơ đồ

mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab

4KTBR

Tác giả cũng đề cập đến mạch sau đây là bộ khuếch đại đảo ngược đơn giản với điện trở trên đầu vào không đảo để bù cho dòng điện phân cực.

sơ đồ

mô phỏng mạch này

Trong trường hợp này, tác giả đề cập rằng resitor R3 gây ra tiếng ồn, vì vậy tôi không nhận được nó, trong cả hai mạch đều có một điện trở được kết nối với đầu vào không đảo, nhưng trong mạch đầu tiên, nó không tạo ra nhiễu nhưng nó tạo ra nhiễu trong mạch thứ hai, vậy làm thế nào để tôi biết khi nào một điện trở tạo ra nhiễu (trong đường dẫn tín hiệu) và khi nào thì không? nó không có vẻ rất trực quan.

Chỉnh sửa: Tôi đã mô phỏng mạch đầu tiên và chạy phân tích tiếng ồn, điều tôi nhận thấy là nếu R3 có giá trị nhỏ, thì việc thay đổi giá trị của R1 hoặc R2 không ảnh hưởng đến đầu ra nhiễu và nhiễu chỉ phụ thuộc vào R3 (cộng với các điện trở phản hồi và nhiễu opamp, v.v. Tôi chỉ tập trung vào đầu vào không đảo), tuy nhiên nếu R3 không nhỏ, thì giá trị của R1 hoặc R2 không ảnh hưởng đến đầu ra nhiễu, tuy nhiên, tôi tin rằng điều này là do hiệu ứng chia điện áp đang làm giảm nhiễu của điện trở R3 đầu tiên, không phải vì R1 hoặc R2 đang góp phần vào tổng công suất nhiễu, vì vậy, để thêm vào sự nhầm lẫn, dường như chỉ có R3 nằm trong đường dẫn tín hiệu của đầu vào không đảo và R1 và R2 không đóng góp tiếng ồn nhiệt cho đầu ra, tôi không hiểu điều này. Làm một mô phỏng đơn giản hơn,

Tôi cũng mô phỏng mạch thứ hai và trên thực tế R3 (của mạch thứ 2) không ảnh hưởng đến đầu ra nhiễu nếu tôi thay đổi giá trị của nó. Vì vậy, quan sát của tôi là: điện trở shunt trong đầu vào không đảo khi sử dụng làm bộ khuếch đại không đảo không gây ra nhiễu, trong khi điện trở trong đầu vào không đảo ngược khi sử dụng làm bộ khuếch đại đảo ngược sẽ gây ra nhiễu.


Chà, anh ta đã mắc lỗi hoặc bạn không đọc chính xác. Trực giác của bạn là đúng.
Edgar Brown

Xin chào Edgar, xin vui lòng xem câu hỏi chỉnh sửa của tôi. Cảm ơn!
Ss

Câu trả lời:


3

Tất cả các điện trở góp phần vào tiếng ồn. Nhìn vào mạch cẩn thận hơn tôi nhận thấy hai điều.

  1. Các nguồn tiếng ồn của R1 và R2 gặp phải một dải phân cách rất lớn cung cấp khoảng 60dB suy giảm cho tiếng ồn của chúng.
  2. Những nguồn nhiễu đó gặp phải bộ lọc thông thấp rất mạnh làm giảm phổ nhiễu của chúng.

Nhưng điều đó chẳng liên quan gì đến việc ở trong đường dẫn tín hiệu, nếu R3 lớn hơn và tụ điện nhỏ hơn, thì sự đóng góp tiếng ồn của chúng sẽ chiếm ưu thế, trong khi vẫn giữ nguyên cấu trúc liên kết và đáp ứng tần số.

Đây là một trong những thiết bị ghi nhớ tốt nhất là một số loại thiết bị ghi nhớ dẫn bạn đến các lựa chọn thiết kế phù hợp (Tức là làm cho R3 nhỏ), nhưng nó không phải là một công cụ phân tích mạch.

Khi một điện trở là tín hiệu trong đường dẫn tín hiệu, điều đó thực sự có nghĩa là cả tín hiệu và tín hiệu đều bị ảnh hưởng như nhau, và bạn không thể làm gì trong thiết kế để giảm nhiễu đó cũng không ảnh hưởng đến tín hiệu. Vì vậy, bạn nên làm cho sự đóng góp tiếng ồn đó càng nhỏ càng tốt, hoặc cố gắng tránh nó hoàn toàn.

Tôi đã thiết kế các mạch nhiễu thấp, trong đó một số người đóng góp tiếng ồn lớn là các bóng bán dẫn nguồn hiện tại làm lệch hướng bóng bán dẫn ở đuôi của các cặp vi sai (ở góc đối diện của IC). Thực sự không thể có một cái gì đó khác xa với đường dẫn tín hiệu của Google hơn thế.


Tôi đã mô phỏng một mạch tương tự chỉ có một điện trở ở đầu vào không đảo và nguồn điện áp song song, kết quả là như nhau, không có đóng góp cho tổng nhiễu, vì vậy ngay cả khi không có bộ lọc thông thấp hoặc bộ chia điện áp, kết quả vẫn như nhau .
Ss

1
@Ss Bạn không cần bộ lọc thông thấp khi bạn đặt rõ ràng một bộ chia với điện trở 0ohm. Những gì còn lại ở đó để vượt qua thấp? Sử dụng một nguồn hiện tại thay thế và xem những gì xảy ra.
Edgar Brown

Vâng, tôi nghĩ rằng nó chỉ cần nhấp vào, vì vậy bạn có nghĩa là không có R3 chỉ có nguồn điện áp song song với một điện trở rút ngắn hiệu quả R1 xuống đất?
Ss

@Ss Yup Chính xác.
Edgar Brown

Tôi đã thực hiện các vòng khóa pha trong đó phasenoise bị chi phối bởi các tham chiếu hiện tại đến máy bơm sạc. Nói chung, đây là một thiết kế có độ ồn thấp, với một số người đóng góp chính đã bị đẩy xuống; kiểm tra mô hình MATLAB của những người đóng góp để đánh giá tiếng ồn mới chiếm ưu thế (tôi không cần phải đạt đến mức đó), xu hướng bơm sạc sẽ là tiếp theo. Thật buồn cười là tất cả các phương pháp chữa trị mà tôi đã thực hiện về cơ bản là: TRỞ LẠI HIỆN TẠI hoặc tăng điện dung nút.
analogsystemsrf

1

Trong mạch thứ nhất, vì C1 đủ cao, chúng ta có thể giả sử nó là ngắn:

sơ đồ

mô phỏng mạch này - Sơ đồ được tạo bằng CircuitLab

Bạn có thể mô hình một điện trở với một trong hai;

  • một điện trở không nhiễu với nguồn điện áp tạo nhiễu nối tiếp,
  • hoặc một điện trở không nhiễu với nguồn phát nhiễu song song.

Vì vậy, nếu chúng ta thay thế R2 và R1 bằng mô hình thứ 2, chúng ta sẽ thấy tổng nguồn hiện tại của bộ tạo nhiễu, n1 + n2, sẽ thấy bộ lọc thông thấp nặng (C2 = 100nF & R2 | | R1 = 69k, mang lại f C = 23Hz):

sơ đồ

mô phỏng mạch này

Do đó, tiếng ồn rất có thể sẽ được lọc (Xin nhớ rằng bộ lọc RC song song chỉ hoạt động nếu được điều khiển bởi nguồn hiện tại).

Trong mạch thứ hai, nếu bạn thay thế điện trở bằng mô hình nhiễu thì bạn sẽ thấy rằng không có bộ lọc. Có lẽ đó là lý do tại sao tiếng ồn hoàn toàn phản ánh đến đầu ra.


Xin lưu ý rằng tôi đã mô phỏng mạch mà không có tụ điện, ví dụ chỉ có R1 và R3, và kết quả là như nhau, không có nhiễu, do đó phải có một cái gì đó khác hoạt động thay vì bộ lọc ...
Ss
Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.