Bất cứ ai cũng có thể giải thích điểm của bộ PNP / NPN kép này?

Tôi muốn xem xét bản thân khá có kinh nghiệm trong Thiết kế Điện tử, nhưng khi được ký hợp đồng để xem xét sơ đồ này, tôi hơi bối rối. Về cơ bản, đây là giai đoạn đầu ra của nguồn cung cấp năng lượng tăng cường:

Tôi đã vẽ các đường màu đỏ để tượng trưng cho nơi sức mạnh thực sự chảy. MOSFET Q2 ở phía trên bên trái có ý nghĩa (mặc dù không có điện trở cơ sở cho Q3, đó là lỗi đầu tiên tôi đã chỉ ra. 3.3V từ một micro trực tiếp đến một diode phát cơ sở 0,7V, youch!). Đây chỉ là một công tắc nguồn P-FET.

Cái gì lạ hơn, nhưng, sau cái này - cặp Q4 / Q5. Q4 là một bóng bán dẫn pha tạp P khác hoạt động như một công tắc, nhưng mạng điều khiển cơ sở của nó trong Q5 - và điều gì đang dẫn dắt Q5? Đầu ra của Q4! Đó là một nghịch lý nếu bạn hỏi tôi. Có hai mối quan tâm chính của tôi:

1. Đầu tiên là, điểm thực sự của việc này là gì? Điều duy nhất tôi có thể nghĩ đến là, giả sử Q4 (và do đó là 5) bật "mặc định" nếu đầu ra + Vout bị rút ngắn thành GND, điều này sẽ tắt Q4, tắt Q4, ngắt kết nối điện áp đầu ra khỏi bị chập trực tiếp nói GND. Đủ công bằng, nếu đây là những gì nó làm - nếu không phải vậy, xin vui lòng sửa lỗi cho tôi?
2. Thứ hai là, loại bỏ giả định của tôi, điều này thậm chí sẽ bật ở nơi đầu tiên? Nếu Q4 là P-MOSFET ở chế độ cạn kiệt, tôi sẽ nói có vì theo mặc định, đây sẽ là "bật" ở trạng thái "ban đầu", sau đó bật Q5 cho đến khi đầu ra + Vout được rút ngắn thành GND. Trong trường hợp này, nhưng, đây chỉ là một BJT PNP cũ, trừ khi tôi điên, theo mặc định là "tắt". Do đó, nó sẽ không bao giờ bật.

Cảm ơn. Bất kỳ cái nhìn sâu sắc nào từ mọi người sẽ là tuyệt vời, vì nó có vẻ như là một công cụ nhỏ tiện dụng để ngăn ngừa quá dòng ngắn mạch (mặc dù ngày nay, loại bảo vệ này được tích hợp trong rất nhiều chip bên trong). Nhưng có vẻ với tôi như nó đã không khá được thực hiện một cách chính xác, và nó cần phải được một chế độ cạn kiệt MOSFET có thay vì để nó ít nhất có một trạng thái ban đầu được xác định.

Hành vi :

Mạch là một chốt.

Giả sử điện áp khởi động trên C5 là 0V và Q2 là bật, Vbe của Q5 là 0V và sẽ giữ nguyên như vậy, trừ khi một phần (không rõ) khác của mạch kéo lên điện áp của mạng + Vout, bật Q5 và sau đó là Q4 .

Từ đó, tôi thấy hai câu trả lời có thể:

• Đây là một cách kỳ lạ để kích hoạt đầu ra từ một nơi khác, quá phức tạp;

• Đây là thiết kế xấu

Tôi (và tất cả các nhà bình luận) sẽ ủng hộ lý thuyết thứ hai, được xác nhận bởi một vài yếu tố khác, như việc thiếu điện trở cơ sở trên Q3 hoặc lọc toàn cầu.

Trong Kết luận, hãy kiểm tra phần còn lại của sơ đồ để tìm thứ gì đó có thể boostrap + Vout hoặc các ví dụ khác về các mạch được sao chép không thuộc.