Câu hỏi được gắn thẻ «system-verilog»

Mỗi cuốn sách giáo khoa tôi từng thấy làm cho một thực tế lớn rằng kiểm tra và xác minh là hai khái niệm khác nhau. Tuy nhiên, không ai trong số họ cung cấp một sự phân biệt rõ ràng (hoặc đủ rõ ràng cho tôi, cuối cùng). Để …

15 vhdl  verilog  test  system-verilog  verification 

Sự khác biệt giữa >>và >>>trong phiên bản verilog / hệ thống là gì? Tôi biết rằng ==các thử nghiệm chỉ cho 1 và 0, trong khi ===các thử nghiệm cho 1, 0, X, Z. Vậy nó giống với toán tử shift như thế nào?

8 verilog  system-verilog  data-operator 

Tôi đã luôn luôn đọc rằng sự chậm trễ được khai báo trong mã RTL không bao giờ có thể được tổng hợp. Chúng chỉ dành cho mục đích mô phỏng và các công cụ tổng hợp hiện đại sẽ bỏ qua các khai báo chậm trễ trong mã. Ví …

8 verilog  vlsi  system-verilog  asic