Ví dụ: nếu có nhiều phép toán dấu phẩy động, nó có thể "tua lại" diện tích của một số đơn vị nguyên để xử lý các lệnh dấu phẩy động và ngược lại. Hoặc nếu không có quá nhiều tính toán, nhưng có nhiều nhu cầu I / O, nó có thể song song hóa IO của nó tốt hơn.
Như tôi biết, các GPU tải mã HDL của chúng khi khởi động, nhưng với tôi dường như không thực sự là không thể, để có thể tải lại các phần khác nhau của một HDL lớn hơn theo nhu cầu, một phần.
Liệu một FPGA như vậy đã tồn tại?