Các lệnh bash đa dòng trong makefile

Tôi có một cách rất thoải mái để biên dịch dự án của mình thông qua một vài dòng lệnh bash. Nhưng bây giờ tôi cần biên dịch nó qua makefile. Xem xét, mọi lệnh đều được chạy trong shell của riêng nó, câu hỏi của tôi là cách tốt nhất để chạy lệnh bash nhiều dòng, phụ thuộc vào nhau, trong makefile là gì? Ví dụ, như thế này:

for i in `find`
do
    all="$all $i"
done
gcc $all

Ngoài ra, ai đó có thể giải thích tại sao ngay cả lệnh một dòng bash -c 'a=3; echo $a > file'hoạt động chính xác trong terminal, nhưng lại tạo tệp trống trong trường hợp makefile?

Bạn có thể sử dụng dấu gạch chéo ngược để tiếp tục dòng. Tuy nhiên, lưu ý rằng shell nhận toàn bộ lệnh được nối thành một dòng, vì vậy bạn cũng cần kết thúc một số dòng bằng dấu chấm phẩy:

foo:
    for i in `find`;     \
    do                   \
        all="$$all $$i"; \
    done;                \
    gcc $$all

Nhưng nếu bạn chỉ muốn lấy toàn bộ danh sách được trả về bởi findlời gọi và chuyển nó đến gcc, bạn thực sự không nhất thiết cần một lệnh nhiều dòng:

foo:
    gcc `find`

Hoặc, sử dụng cách $(command)tiếp cận shell-thông thường hơn (hãy lưu ý đến việc $thoát):

foo:
    gcc $$(find)

Như đã chỉ ra trong câu hỏi, mọi lệnh con được chạy trong trình bao của chính nó . Điều này làm cho việc viết các kịch bản shell không tầm thường trở nên hơi lộn xộn - nhưng hoàn toàn có thể! Giải pháp là hợp nhất tập lệnh của bạn thành những gì thực hiện sẽ xem xét một lệnh con duy nhất (một dòng duy nhất).

Mẹo để viết script shell trong makefiles:

1. Thoát khỏi việc sử dụng script $bằng cách thay thế bằng$$
2. Chuyển đổi tập lệnh thành một dòng duy nhất bằng cách chèn ;giữa các lệnh
3. Nếu bạn muốn viết kịch bản trên nhiều dòng, hãy thoát cuối dòng bằng \
4. Bắt đầu theo tùy chọn set -eđể phù hợp với điều khoản của nhà sản xuất để hủy bỏ khi lệnh phụ bị lỗi
5. Điều này là hoàn toàn tùy chọn, nhưng bạn có thể đặt dấu ngoặc cho tập lệnh với ()hoặc {}để nhấn mạnh tính liên kết của một chuỗi nhiều dòng - rằng đây không phải là chuỗi lệnh makefile điển hình

Đây là một ví dụ lấy cảm hứng từ OP:

mytarget:
    { \
    set -e ;\
    msg="header:" ;\
    for i in $$(seq 1 3) ; do msg="$$msg pre_$${i}_post" ; done ;\
    msg="$$msg :footer" ;\
    echo msg=$$msg ;\
    }

Có gì sai khi chỉ gọi các lệnh?

foo:
       echo line1
       echo line2
       ....

Và đối với câu hỏi thứ hai của bạn, bạn cần phải thoát $bằng cách sử dụng $$thay thế, tức là bash -c '... echo $$a ...'.

CHỈNH SỬA: Ví dụ của bạn có thể được viết lại thành một tập lệnh dòng đơn như thế này:

gcc $(for i in `find`; do echo $i; done)

Tất nhiên, cách thích hợp để viết Makefile là thực sự ghi lại các mục tiêu phụ thuộc vào nguồn nào. Trong trường hợp nhỏ, giải pháp được đề xuất sẽ foophụ thuộc vào chính nó, nhưng tất nhiên, makeđủ thông minh để loại bỏ sự phụ thuộc vòng tròn. Nhưng nếu bạn thêm một tệp tạm thời vào thư mục của mình, nó sẽ trở thành một phần của chuỗi phụ thuộc một cách "kỳ diệu". Tốt hơn là tạo một danh sách rõ ràng các phụ thuộc một lần và mãi mãi, có lẽ thông qua một tập lệnh.

GNU make biết cách chạy gccđể tạo tệp thực thi từ một tập hợp .cvà .htệp, vì vậy có thể tất cả những gì bạn thực sự cần

foo: $(wildcard *.h) $(wildcard *.c)

Chỉ thị ONESHELL cho phép viết nhiều công thức dòng được thực thi trong cùng một lệnh gọi trình bao.

SOURCE_FILES = $(shell find . -name '*.c')

.ONESHELL:
foo: ${SOURCE_FILES}
    for F in $^; do
        gcc -c $$F
    done

Tuy nhiên, có một nhược điểm: các ký tự tiền tố đặc biệt ('@', '-' và '+') được hiểu theo cách khác nhau.

https://www.gnu.org/software/make/manual/html_node/One-Shell.html