Bộ đệm GPIO nhanh nhất có thể được xử lý cho đến nay là 5,4 MHz, nhưng hầu hết các thư viện địa chỉ tối đa khoảng 70kHz: http://codeandlife.com/2012/07/03/benchmarking-raspberry-pi-gpio-speed/
Thông số kỹ thuật PCIe chạy ở 100 MHz (tần số có thể điều chỉnh lên đến 200 MHz).
http://www.ni.com/white-apers/3767/vi/
Có thể có một cách để buộc một chế độ tương thích ngược trên PCIe và giảm nó xuống tần số PCI cũ ở mức 33 MHz, có nghĩa là có thể có sự chồng chéo trong các dải tần với bộ đệm mở rộng. Tuy nhiên, PCIe có chiều rộng bit rộng hơn nhiều so với GPIO và đòi hỏi một lượng lớn cơ sở hạ tầng phần mềm để giải quyết chính xác, điều mà bus GPIO trên Pi đơn giản là không có. PCI và PCIe không chỉ là giao diện, chúng bao gồm các giao thức truyền thông trung gian (phức tạp) của riêng chúng, mà bạn phải mô phỏng bằng cách nào đó.
Nó có thể được thực hiện? Chắc chắn, với phần mềm / phần cứng thích hợp can thiệp bất cứ điều gì có thể được thực hiện. Các thư viện cấp hạt nhân có thể được viết để ghi đè lên bất cứ thứ gì và đệm bất cứ thứ gì.
Có nên làm vậy không? Chà, điều mà về cơ bản bạn đang cố gắng làm là giao diện bus không dây / PCIe nhanh với Pi chậm hơn. Đó là những gì xe buýt USB của Pi đã làm, và hoạt động khá tốt, cộng với nó thực sự được hỗ trợ đầy đủ.
Cố gắng để có được PCI / PCIe chạy trên Pi về cơ bản sẽ phát minh lại bánh xe, và nó sẽ rất khó khăn. Có thể là một bài tập học tập thú vị, nếu bạn có một vài tháng rảnh rỗi - hãy nhớ rằng có khả năng bạn sẽ va vào tường và không thể tiến về phía trước bất cứ lúc nào. Âm thanh kỳ dị không được đáp lại với tôi. ;-)