Có cách nào để biết kích thước của bộ đệm L1, L2, L3 và RAM trong Linux không?


Câu trả lời:


23

Nếu bạn đã lshwcài đặt:

$ sudo lshw -C memory

Thí dụ

$ sudo lshw -C memory
...
  *-cache:0
       description: L1 cache
       physical id: a
       slot: Internal L1 Cache
       size: 32KiB
       capacity: 32KiB
       capabilities: asynchronous internal write-through data
  *-cache:1
       description: L2 cache
       physical id: b
       slot: Internal L2 Cache
       size: 256KiB
       capacity: 256KiB
       capabilities: burst internal write-through unified
  *-cache:2
       description: L3 cache
       physical id: c
       slot: Internal L3 Cache
       size: 3MiB
       capacity: 8MiB
       capabilities: burst internal write-back
  *-memory
       description: System Memory
       physical id: 2a
       slot: System board or motherboard
       size: 8GiB
     *-bank:0
          description: SODIMM DDR3 Synchronous 1334 MHz (0.7 ns)
          product: M471B5273CH0-CH9
          vendor: Samsung
          physical id: 0
          serial: 67010644
          slot: DIMM 1
          size: 4GiB
          width: 64 bits
          clock: 1334MHz (0.7ns)
     *-bank:1
          description: SODIMM DDR3 Synchronous 1334 MHz (0.7 ns)
          product: 16JTF51264HZ-1G4H1
          vendor: Micron Technology
          physical id: 1
          serial: 3749C127
          slot: DIMM 2
          size: 4GiB
          width: 64 bits
          clock: 1334MHz (0.7ns)

1
Vui lòng bao gồm chất để trả lời. Đừng chỉ đề cập đến tên của các lệnh, nhưng hiển thị đầu ra của chúng.
slm

lshw(tất nhiên là chạy với quyền root) không cung cấp cho tôi thông tin bộ đệm. nhưng lscpudmidecodecác công cụ đã cho tôi kết quả.
Shnd 18/03/2016

19

lscpu

Nếu bạn chỉ quan tâm đến kích thước, hãy thử lscputừ util-linux.

Thí dụ

$ lscpu
Architecture:          x86_64
CPU op-mode(s):        32-bit, 64-bit
Byte Order:            Little Endian
CPU(s):                4
On-line CPU(s) list:   0-3
Thread(s) per core:    2
Core(s) per socket:    2
Socket(s):             1
NUMA node(s):          1
Vendor ID:             GenuineIntel
CPU family:            6
Model:                 37
Model name:            Intel(R) Core(TM) i5 CPU       M 560  @ 2.67GHz
Stepping:              5
CPU MHz:               1199.000
BogoMIPS:              5319.88
Virtualization:        VT-x
L1d cache:             32K
L1i cache:             32K
L2 cache:              256K
L3 cache:              3072K
NUMA node0 CPU(s):     0-3

x86info

Cũng cần có gói / lệnh gọi là x86info. Giả sử bạn có i386 / x86_64, x86info -cnên cung cấp thông tin chi tiết hơn về bộ nhớ cache.

Thí dụ

$ x86info -c
x86info v1.30.  Dave Jones 2001-2011
Feedback to <davej@redhat.com>.

Found 4 identical CPUs
Extended Family: 0 Extended Model: 2 Family: 6 Model: 37 Stepping: 5
Type: 0 (Original OEM)
CPU Model (x86info's best guess): Core i7 (Nehalem) [Clarkdale/Arrandale]
Processor name string (BIOS programmed): Intel(R) Core(TM) i5 CPU       M 560  @ 2.67GHz

Cache info
 L1 Instruction cache: 32KB, 4-way associative. 64 byte line size.
 L1 Data cache: 32KB, 8-way associative. 64 byte line size.
 L2 (MLC): 256KB, 8-way associative. 64 byte line size.
TLB info
 Instruction TLB: 2MB or 4MB pages, fully associative, 7 entries
 Instruction TLB: 4K pages, 4-way associative, 64 entries.
 Data TLB: 4KB or 4MB pages, fully associative, 32 entries.
 Data TLB: 4KB pages, 4-way associative, 64 entries
 Data TLB: 4K pages, 4-way associative, 512 entries.
 Data TLB: 4KB or 4MB pages, fully associative, 32 entries.
 Data TLB: 4KB pages, 4-way associative, 64 entries
 64 byte prefetching.
 Data TLB: 4K pages, 4-way associative, 512 entries.
Found unknown cache descriptors: dd 
Total processor threads: 4
This system has 1 dual-core processor with hyper-threading (2 threads per core) running at an estimated 2.65GHz

3

Bạn có thể thử lệnh này.

$sudo dmidecode -t cache

Thí dụ

$ sudo dmidecode -t cache | grep -iE "leve|installed"
    Configuration: Enabled, Socketed, Level 1
    Installed Size: 32 kB
    Installed SRAM Type: Asynchronous
    Configuration: Enabled, Socketed, Level 2
    Installed Size: 256 kB
    Installed SRAM Type: Burst
    Configuration: Enabled, Socketed, Level 3
    Installed Size: 3072 kB
    Installed SRAM Type: Burst

Để xem RAM chỉ cần thêm công tắc bổ sung -t memory.

$ sudo dmidecode -t cache -t memory

Tài liệu tham khảo


3

getconf

getconf -a | grep CACHE

cho:

LEVEL1_ICACHE_SIZE                 32768
LEVEL1_ICACHE_ASSOC                8
LEVEL1_ICACHE_LINESIZE             64
LEVEL1_DCACHE_SIZE                 32768
LEVEL1_DCACHE_ASSOC                8
LEVEL1_DCACHE_LINESIZE             64
LEVEL2_CACHE_SIZE                  262144
LEVEL2_CACHE_ASSOC                 8
LEVEL2_CACHE_LINESIZE              64
LEVEL3_CACHE_SIZE                  20971520
LEVEL3_CACHE_ASSOC                 20
LEVEL3_CACHE_LINESIZE              64
LEVEL4_CACHE_SIZE                  0
LEVEL4_CACHE_ASSOC                 0
LEVEL4_CACHE_LINESIZE              0

Hoặc cho một cấp độ duy nhất:

getconf LEVEL2_CACHE_SIZE

Điều thú vị về giao diện này là nó chỉ là một trình bao bọc xung quanh sysconfchức năng POSIX C (đối số bộ đệm là các phần mở rộng không phải POSIX), và do đó nó cũng có thể được sử dụng từ mã C.

Đã thử nghiệm trong Ubuntu 16.04.

hướng dẫn CPUID x86

Hướng dẫn CPUID x86 cũng cung cấp thông tin về bộ đệm và có thể được truy cập trực tiếp bởi userland: https://en.wikipedia.org/wiki/CPUID

glibc dường như sử dụng phương pháp đó cho x86. Tôi chưa xác nhận bằng cách gỡ lỗi / theo dõi hướng dẫn, nhưng nguồn cho 2.28 sysdeps/x86/cacheinfo.cthực hiện điều đó:

__cpuid (2, eax, ebx, ecx, edx);

TODO tạo một ví dụ C tối thiểu, lười biếng ngay bây giờ, được hỏi tại: /programming/14283171/how-to-receive-l1-l2-l3-cache-size-USE-cpuid-in cản-in-x86

ARM cũng có một cơ chế được xác định theo kiến ​​trúc để tìm kích thước bộ đệm thông qua các thanh ghi, chẳng hạn như Thanh ghi ID kích thước bộ đệm (CCSIDR), xem Hướng dẫn 11.6 "Khám phá bộ đệm " của lập trình viên ARMv8 để biết tổng quan.


2

Có các tệp đặc biệt được xuất sang / sys sysfshệ thống tệp Linux từ năm 2008:

https://www.kernel.org/doc/Documentation/ABI/testing/sysfs-devices-system-cpu

What:       /sys/devices/system/cpu/cpu*/cache/index*/<set_of_attributes_mentioned_below>
Date:       July 2014(documented, existed before August 2008)
Description:    Parameters for the CPU cache attributes

    allocation_policy:
        - WriteAllocate: allocate a memory location to a cache line
                 on a cache miss because of a write
        - ReadAllocate: allocate a memory location to a cache line
                on a cache miss because of a read
        - ReadWriteAllocate: both writeallocate and readallocate

    coherency_line_size: the minimum amount of data in bytes that gets
                 transferred from memory to cache

    level: the cache hierarchy in the multi-level cache configuration

    number_of_sets: total number of sets in the cache, a set is a
            collection of cache lines with the same cache index

    physical_line_partition: number of physical cache line per cache tag

    shared_cpu_list: the list of logical cpus sharing the cache

    shared_cpu_map: logical cpu mask containing the list of cpus sharing
            the cache

    size: the total cache size in kB

    type:
        - Instruction: cache that only holds instructions
        - Data: cache that only caches data
        - Unified: cache that holds both data and instructions

    ways_of_associativity: degree of freedom in placing a particular block
                of memory in the cache

    write_policy:
        - WriteThrough: data is written to both the cache line
                and to the block in the lower-level memory
        - WriteBack: data is written only to the cache line and
                 the modified cache line is written to main
                 memory only when it is replaced

Tệp ID:

What:       /sys/devices/system/cpu/cpu*/cache/index*/id
Date:       September 2016
Contact:    Linux kernel mailing list <linux-kernel@vger.kernel.org>
Description:    Cache id

    The id provides a unique number for a specific instance of
    a cache of a particular type. E.g. there may be a level
    3 unified cache on each socket in a server and we may
    assign them ids 0, 1, 2, ...

    Note that id value can be non-contiguous. E.g. level 1
    caches typically exist per core, but there may not be a
    power of two cores on a socket, so these caches may be
    numbered 0, 1, 2, 3, 4, 5, 8, 9, 10, ...

Tôi tự hỏi tại sao trên máy của tôi index0index1cả hai đều làm level 1trên kernel v4.15, nó thật khó hiểu. Mã hóa dự phòng 0? :-)
Ciro Santilli 改造 心 心 六四 事件

1
@CiroSantilli 涌 低端 人口 六四 事件 法轮功, (với tên không phát âm), có lẽ index0 là về L1 với typeDữ liệu (bộ đệm dữ liệu L1) và index1 là về L1 với typeHướng dẫn (bộ đệm của lệnh L1). Sau đó, index2 là của type Unifiedlevel2 (bộ đệm L2, có thể lưu trữ cả dữ liệu và hướng dẫn)
osgx

à, vâng Tôi nên kiên nhẫn hơn để đọc tài liệu :-)
Ciro Santilli 改造 心 心 事件

1

cpuid

Một lựa chọn khác là chương trình cpuid . Nó sử dụng CPUIDhướng dẫn và không yêu cầu root. Nó cũng có thể hoạt động thông qua cpuidmô-đun hạt nhân Linux.

cache and TLB information (2):
   0x59: data TLB: 4K pages, 16 entries
   0xba: data TLB: 4K pages, 4-way, 64 entries
   0x4f: instruction TLB: 4K pages, 32 entries
   0xc0: data TLB: 4K & 4M pages, 4-way, 8 entries
   0x80: L2 cache: 512K, 8-way, 64 byte lines
   0x30: L1 cache: 32K, 8-way, 64 byte lines
   0x0e: L1 data cache: 24K, 6-way, 64 byte lines

Lưu ý rằng trên các CPU chung của người tiêu dùng, bộ đệm L1 và L2 là trên mỗi lõi, trong khi bộ đệm L3 được chia sẻ bởi tất cả các lõi.


0

Nếu bạn chỉ muốn L3 thì grep "cache size" < /proc/cpuinfonên là đủ.

Tuy nhiên, do cách chia sẻ bộ đệm L3 giữa các vòm cpu, nên giá trị của nó có thể cần chuẩn hóa


Có lẽ bạn muốn loại bỏ việc sử dụng mèo vô dụng.
maxschlepzig
Khi sử dụng trang web của chúng tôi, bạn xác nhận rằng bạn đã đọc và hiểu Chính sách cookieChính sách bảo mật của chúng tôi.
Licensed under cc by-sa 3.0 with attribution required.