lshw và lscpu không đồng ý với cache - cái nào đúng?

Tôi đang cố gắng tìm hiểu chi tiết cụ thể về bộ nhớ cache (cụ thể là bộ đệm được chia sẻ giữa các lõi và không có) và đã vấp phải sự không nhất quán.

sudo lshw nói

*-cache:0
     description: L1 cache
     physical id: a
     slot: Internal Cache
     size: 64KiB
     capacity: 64KiB
     capabilities: synchronous internal write-back
*-cache:1
     description: L2 cache
     physical id: b
     slot: External Cache
     size: 8MiB
     capabilities: synchronous internal write-back

nhưng lscpuyêu cầu bồi thường

L1d cache:   32K
L1i cache:   32K
L2 cache:   256K
L3 cache:  8192K

Tôi không lo lắng quá nhiều về việc hướng dẫn và bộ đệm dữ liệu được thêm vào cùng nhau, nhưng L2 đã đi đâu?

Quan sát trên máy chạy Ubuntu 10.10 hoặc để uname -anói:

Linux name 2.6.35-32-generic #66-Ubuntu SMP Mon Feb 13 21:04:32 UTC 2012 x86_64 GNU/Linux

Đây là một câu hỏi chung, nhưng lưu ý rằng cả thông số nhà sản xuất chính xác nhất mà tôi có thể tìm thấy cũng như Wikipedia không có chi tiết cần thiết.

Câu hỏi tiền thưởng không liên quan: có External Cachenghĩa là bộ đệm được chia sẻ giữa (bốn) lõi (và Internal Cachengược lại)?

Cảm ơn bạn đã thêm thông tin bổ sung về bộ xử lý vào câu hỏi của bạn. Nó giúp để biết rằng các ví dụ bạn đăng đề cập đến một Intel Core i7-920 Processor.

Thông tin được cung cấp bởi lscpuchính xác hơn bởi vì nó bao gồm cả ba cấp độ bộ đệm, L1, L2 và L3. Dường như lshwchỉ được sửa đổi tối thiểu để phản ánh việc bổ sung bộ đệm L3 của Intel vào CPU của họ. Thay vì hiển thị thông tin về cả ba cấp độ bộ đệm, thông tin về kích thước của bộ đệm L3 rõ ràng được báo cáo là bộ đệm L2.

Tôi giả định rằng các thông số kỹ thuật bạn đã xem không bao gồm bộ đệm L1 và L2 vì trong một kiến ​​trúc vi mô nhất định, tất cả chúng đều giống nhau. Ví dụ: đối với Nehalem, đây là " Bộ đệm / lõi 64 KB L1 (Dữ liệu L1 32 KB + Hướng dẫn L1 32 KB) và bộ đệm / lõi 256 KB L2. ".

Tôi tin rằng việc cung cấp cho mỗi lõi L1 và L2 của riêng mình với một L3 chung duy nhất, lớn hơn nhiều lần đầu tiên được giới thiệu như một phần của Nehalem (kiến trúc vi mô) (vào tháng 11 năm 2008?).

Tôi không biết tại sao lshwsử dụng thuật ngữ này External Cacheđể chỉ L3. Nhưng nó gây cho tôi sự hiểu lầm vì bộ đệm L3 nằm trên CPU và không phải là thứ tôi sẽ xem xét bên ngoài . Một lần nữa, điều này cảm thấy giống như cố gắng sử dụng phần mềm cũ để mô tả phần cứng mới hơn trong khi chỉ thực hiện các thay đổi tối thiểu đối với phần mềm.

(Có lẽ có thể học được nhiều hơn bằng cách xem mã nguồn thực tế, nhưng tôi không có thời gian để thử làm điều đó.)

Cuối cùng, có bộ đệm L3 được chia sẻ giữa các lõi / luồng. Trích dẫn sau đây là từ bài viết Wikipedia được liên kết ở trên, " Siêu phân luồng được giới thiệu lại cùng với việc giảm L2, được tích hợp dưới dạng L3 Cache có thể sử dụng được cho tất cả các lõi . "