Câu hỏi được gắn thẻ «intel-fpga»

Tôi đang lập trình một Altera Cyclone IV bằng Verilog và Quartus II. Trong thiết kế của tôi, tôi muốn sử dụng cả hai cạnh của đồng hồ để tôi có thể phân chia đồng hồ theo một yếu tố kỳ lạ với chu kỳ nhiệm vụ 50%. Đây là …

10 fpga  verilog  intel-fpga 

Trình biên dịch HDL của tôi (Quartus II) tạo các báo cáo thời gian. Trong đó, các nút có cột "đồng hồ lệch". Định nghĩa duy nhất về độ lệch của đồng hồ tôi tìm thấy là trong tài liệu TimeQuest (xem trang 7-24): Để chỉ định thủ công độ …

10 fpga  verilog  clock  intel-fpga 

Tôi thường khởi tạo các thanh ghi trạng thái của các FSM của mình bằng cách chỉ định giá trị ban đầu trong mã VHDL của tôi, do đó, tôi không yêu cầu xung đặt lại sau khi khởi động FPGA được cấu hình. Ví dụ sau đây chứng minh …

7 fpga  xilinx  intel-fpga  reset 

ALM có nghĩa là "mô-đun logic thích ứng"? www.altera.com/literature/ds/ds_nios2_perf.pdf ngày 01 tháng bảy năm 2013 - Một ALUT tương đương với khoảng 1,25 LEs. LE có nghĩa là phần tử logic và ALUT có nghĩa là bảng tra cứu thích ứng?

7 digital-logic  fpga  intel-fpga  computer-architecture  terminology 

Câu hỏi này là một câu hỏi tiếp theo của câu hỏi hiện có: "Khi nào sử dụng chốt tốt hơn so với dép xỏ ngón trong một fpga hỗ trợ - cả hai" . Nếu việc sử dụng các chốt trong đồ họa của FPGA bị giới hạn trong …

7 fpga  verilog  vhdl  xilinx  intel-fpga