2
Tạo đồng hồ thích hợp cho các bài kiểm tra VHDL
Trong nhiều băng ghế thử nghiệm tôi thấy mô hình sau đây để tạo đồng hồ: process begin clk <= '0'; wait for 10 NS; clk <= '1'; wait for 10 NS; end process; Trong các trường hợp khác tôi thấy: clk <= not clk after 10 ns; Cái sau …
7
vhdl