Câu hỏi được gắn thẻ «xilinx»

Khi sử dụng một GPU thông thường như Xilinx Spartan 3 hoặc Virtex 5, một phép nhân hoặc phép chia 64 bit dấu phẩy động có độ chính xác kép sẽ thực hiện bao nhiêu chu kỳ? Theo như tôi hiểu, thì FPGA không có một FPU cứng và bạn …

8 fpga  xilinx  math  spartan  floating-point 

Tôi có một dự án tiêu thụ 34 macrocells của Xilinx Coolrunner II. Tôi nhận thấy tôi có một lỗi và theo dõi nó xuống: assign rlever = RL[0] ? 3'b000 : RL[1] ? 3'b001 : RL[2] ? 3'b010 : RL[3] ? 3'b011 : RL[4] ? 3'b100 : RL[5] ? …

8 verilog  xilinx  programmable-logic 

Tôi đã làm việc với MCU từ những năm 90 và gần đây tôi đã mạo hiểm tham gia vào lĩnh vực đồ họa với các chip dòng Spartan6 của Xilinx. Giả sử một thiết kế tự động hóa nhà máy đơn giản với các cảm biến và động cơ, …

8 microcontroller  fpga  xilinx  development  spartan 

Tôi thường khởi tạo các thanh ghi trạng thái của các FSM của mình bằng cách chỉ định giá trị ban đầu trong mã VHDL của tôi, do đó, tôi không yêu cầu xung đặt lại sau khi khởi động FPGA được cấu hình. Ví dụ sau đây chứng minh …

7 fpga  xilinx  intel-fpga  reset 

Câu hỏi này là một câu hỏi tiếp theo của câu hỏi hiện có: "Khi nào sử dụng chốt tốt hơn so với dép xỏ ngón trong một fpga hỗ trợ - cả hai" . Nếu việc sử dụng các chốt trong đồ họa của FPGA bị giới hạn trong …

7 fpga  verilog  vhdl  xilinx  intel-fpga 

Tôi đang cố gắng tạo một MACC đơn giản để hoạt động, nhưng nó làm được những điều không ngờ tới. Phép nhân không hoạt động. 00001 * 00001 xuất 00000 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity macc is Port ( clk : in STD_LOGIC; rst : …

7 vhdl  xilinx 

Tôi muốn đảm bảo các tệp đầu vào được kiểm tra trong kiểm soát nguồn để tôi (hoặc những người khác) có thể xây dựng, tạo lại, phân nhánh / sửa đổi thiết kế. Tuy nhiên với PlanAhead, các hậu tố tương tự được sử dụng cho cả tệp đầu …

7 xilinx  planahead