Kỹ thuật điện fpga

6

Cách thực hiện xấp xỉ giá trị nhỏ cho sqrt (x) trên FPGA

Tôi đang cố gắng thực hiện một thói quen điểm cố định liên quan đến việc tính toán giá trị của cho nhỏ tiếp cận . Kiến trúc đích là một đồ họa. Một vấn đề là chức năng này không dễ dàng cho vay khi sử dụng bản mở …

8 fpga

1

Làm thế nào để một PLL bên trong một FPGA hoạt động?

Tôi đã sử dụng Altera FPGA từ năm ngoái và tôi muốn biết PLL bên trong hoạt động như thế nào. Chủ yếu, thực sự có bất kỳ loại mạch tương tự bên trong để đo độ lệch pha giữa VCO và tín hiệu bên ngoài? Các mảnh nhỏ này …

8 fpga pll

1

Tách hai IC kỹ thuật số tốc độ cao

Trước đây, tôi đã thiết kế một PCB kết hợp chip ADC này . Nó có một bus kỹ thuật số gồm 10 tín hiệu, trong đó có 40 MHz. Ngay bây giờ chúng ta có PCB bốn lớp và ADC được kết nối trực tiếp với Spartan-S6 FPGA với …

8 fpga pcb-design connector signal-integrity

2

Truyền HDMI / DVI qua một đồ họa không hỗ trợ TMDS

Tôi hy vọng có thể xuất HDMI / DVI-D cho dự án FGPA tiếp theo của mình nhưng FPGA của tôi không có hỗ trợ riêng cho đầu ra TMDS. FPGA là Spartan 3E và tôi tin rằng nó chỉ hỗ trợ tín hiệu vi sai LVDS. Tôi đã đọc …

8 fpga differential spartan hdmi lvds

2

Tại sao số nhân 18x18 Bit trong các GPU?

Tôi đang xem xét các GPU khác nhau cho dự án luận án của mình và tôi tiếp tục thấy rằng các khối số nhân là 18x18 bit, tại sao lại như vậy? Tại sao chúng không phải là 16 bit?

8 fpga

6

Làm thế nào để đo độ lệch pha của hai tín hiệu có cùng tần số trong một đồ họa?

Làm thế nào để đo độ lệch pha của hai tín hiệu có cùng tần số trong một đồ họa? Chẳng hạn, giả sử tôi có hai tín hiệu 150 MHz (bên trong với FPGA) đồng bộ với nhau, nhưng chúng được bù bởi một số độ lệch pha không …

8 fpga

2

Tôi có cần thiết lập lại thiết kế FPGA sau khi khởi động không?

Tôi thường khởi tạo các thanh ghi trạng thái của các FSM của mình bằng cách chỉ định giá trị ban đầu trong mã VHDL của tôi, do đó, tôi không yêu cầu xung đặt lại sau khi khởi động FPGA được cấu hình. Ví dụ sau đây chứng minh …

7 fpga xilinx intel-fpga reset

1

Nhược điểm của đầu vào kích hoạt Schmitt

Tôi quen thuộc với việc sử dụng các kích hoạt Schmitt khi giao tiếp với tín hiệu tốc độ xoay thấp / dạng sóng hình sin. Trong một thiết kế gần đây, tôi đã xem xét các cấu hình I / O của chúng tôi và nhận thấy rằng tôi …

7 fpga signal-integrity schmitt-trigger

4

Tại sao chức năng hình chữ nhật của tôi trên một đồ họa trông như thế này?

Tôi đã lập trình cho FPGA của mình để tạo ra một hàm hình chữ nhật 1 MHz đơn giản. Nhưng khi tôi hiển thị hàm kết quả trên máy hiện sóng của mình thì nó hiển thị một số dao động sau các cạnh. Lúc đầu, tôi nghĩ rằng …

7 fpga fourier resonance crosstalk

1

Tạo Đồng hồ 100 Hz từ Đồng hồ 50 MHz trong Verilog

Tôi có một bảng DE0 với đồng hồ 50 Mhz mà tôi đang cố gắng giảm xuống 100 Hz trong Verilog. Bất cứ ai có thể giúp tôi với mã để làm điều này?

7 fpga verilog

1

Điều gì xảy ra với các thanh ghi AVR trong các hướng dẫn đa chu kỳ?

Đây là một câu hỏi lý thuyết nhiều hơn ... (Cũng là câu hỏi đầu tiên của tôi về Stack Overflow) Tôi đang tự hỏi điều gì xảy ra với các thanh ghi vi điều khiển Atmel AVR (tức là ATTINY85) trong một lệnh đa chu kỳ. tức là ADIWmất …

7 assembly microcontroller avr voltage oscilloscope microcontroller led transistors resistors integrated-circuit led resistors ohms-law usb resistors lithium-ion electromagnetism generator filter arduino current pwm signal filter power voltage digital-logic multiplexer inverter input transistors low-voltage power batteries power-electronics lipo frequency series fourier digital-logic integrated-circuit flipflop mips amplifier led current-source interrupts 8051 memory ram arm display tft rf antenna 433mhz memory microprocessor power-supply efficiency memory microcontroller fpga pcb pcb-design kicad eda voltage mosfet current-mirror microcontroller flipflop home-automation multimeter inductor wire inductance coil

1

ALM, LE và ALUT là gì?

ALM có nghĩa là "mô-đun logic thích ứng"? www.altera.com/literature/ds/ds_nios2_perf.pdf ngày 01 tháng bảy năm 2013 - Một ALUT tương đương với khoảng 1,25 LEs. LE có nghĩa là phần tử logic và ALUT có nghĩa là bảng tra cứu thích ứng?

7 digital-logic fpga intel-fpga computer-architecture terminology

4

Tại sao các GPU có chốt khi chúng gần như không bao giờ được sử dụng?

Câu hỏi này là một câu hỏi tiếp theo của câu hỏi hiện có: "Khi nào sử dụng chốt tốt hơn so với dép xỏ ngón trong một fpga hỗ trợ - cả hai" . Nếu việc sử dụng các chốt trong đồ họa của FPGA bị giới hạn trong …

7 fpga verilog vhdl xilinx intel-fpga

3

Tại sao không SRAM cho FPGA trong xử lý hình ảnh?

Tôi đang bắt đầu với mã hóa VHDL và tôi đã thực hiện một số xử lý hình ảnh cơ bản trên bảng phát triển của mình. Tôi đã nhận thấy rằng hầu hết các bảng phát triển FPGA thường sử dụng DRAM (SDRAM, DDRAM) làm RAM. Ví dụ: tôi …

7 fpga vhdl sdram processing sram

2

Máy phát VerART UART gửi byte theo thứ tự

Tôi có mã Verilog sau đây sẽ gửi 8 byte tới cổng nối tiếp sau khi nhấn nút. Vấn đề là, các byte được gửi không theo thứ tự như tôi mong đợi. Ví dụ: nếu tôi gửi các byte 0xDE, 0xAD, 0xBE, 0xEF, 0xDE, 0xAD, 0xBE, 0xEF - PC …

7 fpga verilog uart

Câu hỏi được gắn thẻ «fpga»