Câu hỏi được gắn thẻ «synthesis»

Tôi hơi bối rối về việc tôi có nên sử dụng các số nguyên trong VHDL cho các tín hiệu và cổng tổng hợp, v.v. Tôi sử dụng std_logic ở các cổng cấp cao nhất, nhưng bên trong tôi đang sử dụng các số nguyên có phạm vi ở khắp …

17 vhdl  synthesis 

Là lời giải thích rằng các thiết bị kỹ thuật số mất nhiều thời gian để tuyên truyền? Ví dụ, tổng hợp phần mềm rất chậm so với tổng hợp phần cứng.

14 analog  software  hardware  synthesis  synthesizer 

Trong các khóa học Thiết kế Logic, tất cả chúng ta đều học được rằng có thể giảm thiểu chức năng logic, ví dụ bằng cách sử dụng bản đồ Karnaugh hoặc thuật toán Quine siêu McCluskey . Chúng tôi cũng học được rằng các giá trị "Không quan tâm" …

11 vhdl  synthesis  optimization 

Có bất kỳ công cụ tổng hợp mã nguồn mở hoặc miễn phí nào có thể chuyển đổi Verilog RTL thành một netlist cổng chung không? (bao gồm NAND, NOR, XOR, D-flops / thanh ghi chung, v.v. Không yêu cầu tối ưu hóa.). Nếu không phải là ngôn ngữ đầy …

10 verilog  synthesis 

Tôi biết hai cách trong đó một biến VHDL được tổng hợp bằng công cụ tổng hợp: Biến tổng hợp dưới dạng logic kết hợp Biến được tổng hợp dưới dạng Latch một cách vô tình (khi một biến chưa được khởi tạo được gán cho tín hiệu hoặc biến …

9 vhdl  synthesis  rtl 

Tôi mới bắt đầu học thiết kế logic kỹ thuật số với đồ họa của FPGA và đã xây dựng rất nhiều dự án. Hầu hết thời gian (vì tôi là một người mới), tôi có một thiết kế mô phỏng hoàn hảo (mô phỏng hành vi) nhưng không tổng …

9 digital-logic  fpga  design  xilinx  synthesis 

Tôi hiện đang thực hiện Xác minh hộp đen ASIC. Giả sử tôi có một mô-đun với 200 cổng đầu vào với chiều rộng 12 bit mỗi cổng và một cổng đầu ra có chiều rộng 64 bit. Hãy nói, bên trong tinh khiết của nó. [11:0] +------------+ inputport 0 …

7 asic  lithium  microcontroller  opto-isolator  ttl  mains  accelerometer  sampling  fft  cellphone  mobile  sensor  analog  dc  photodiode  pnp  arduino  relay  solid-state-relay  audio  verilog  counter  synthesis  arduino  transistors  npn  digital-logic  linux  jtag  led  current  design  signal  power-supply  voltage-regulator  switch-mode-power-supply  atx  microcontroller  adc  multimeter  voltage-divider  vhdl  iphone  fuses  microcontroller  identification  microcontroller  avr  pwm  arduino  power  msp430  xbee  transistors  digital-logic  measurement  capacitance  microcontroller  programming  cortex-m3  audio  switches  analog  ac  amplifier  device  history  power  control-system  voltage  heat  hard-drive  cases  physical-design  digital-logic  voltage-measurement  xbee  pir  battery-charging  resistors  heat  fpga  dac  transformer  emc  shielding  power  fpga  programmable-logic  microcontroller  batteries  battery-charging  multimeter  repair  hdl  computer-architecture  connector  ethernet  pinout 

Giả sử tôi có hai mã này: module wire_example( a, b, y); input a, b; output y; wire a, b, y; assign y = a & b; endmodule và cái thứ hai là: module reg_combo_example( a, b, y); input a, b; output y; reg y; wire a, b; always @ …

7 verilog  synthesis