Kỹ thuật điện timing

13

Trong cuộc sống chuyên nghiệp của tôi, đôi khi tôi cần tạo sơ đồ thời gian cho các giao thức: UART , SPI , v.v. Tuy nhiên, tôi không thể tìm thấy bất kỳ chương trình tốt nào có sẵn. Những chương trình nào có thể được khuyến nghị cho …

33 communication spi uart timing drawing

3

Tại sao tôi lại thấy một chú chó lạ Wech trên dòng dữ liệu cho một số logic 1?

Tôi đang cố gắng xây dựng một máy tính homebrew Z80 để giải trí cho máy tính và để tự dạy mình nền tảng của thiết kế điện tử. Để chứng minh khái niệm, tôi đã lắp ráp một hệ thống cơ bản trên bảng mạch thành công trong những …

15 embedded logic-gates signal-integrity timing z80

5

Tại sao định lý nguy cơ chủng tộc hoạt động?

Vì vậy, đối với những người không biết, định lý nguy cơ chủng tộc (RHT) nói rằng: A x B + A 'x C = A x B + A' x C + B x C Tôi hiểu phần khác của RHT, về sự chậm trễ thời gian và như …

12 digital-logic logic-gates timing race-condition

4

Độ chính xác thời gian tuần tự MIDI sử dụng Arduino

Tôi xây dựng các phần tiếp theo âm nhạc . Chỉ có điều nó không chính xác là trình sắp xếp chuỗi, đó là giao diện vật lý cho trình phân tích. Trình sắp xếp thứ tự là một ứng dụng chạy trên máy tính xách tay mà trình sắp …

11 arduino timing midi

3

Arduino: độ phân giải microsecond tốt hơn micros ()?

Tài liệu micros () lưu ý rằng giá trị trả về sẽ luôn là bội số của 4. Có cách nào để có được một nhấp chuột có độ phân giải cao hơn micro giây, tốt nhất là xuống mức 1 micro giây không? Giảm xuống mức AVR là chấp …

11 arduino timing

2

Ràng buộc thời gian ASIC qua SDC: Làm thế nào để xác định chính xác đồng hồ ghép kênh?

Giới thiệu Đã tìm thấy nhiều thông tin, đôi khi xung đột hoặc không đầy đủ trên internet và trong một số lớp đào tạo về cách tạo các ràng buộc thời gian theo định dạng SDC một cách chính xác, tôi muốn nhờ cộng đồng EE giúp đỡ về …

10 clock timing constraints sdc

3

xử lý thời gian trên FPGA

Tôi mới sử dụng fpgas và có một số sự tinh tế về thời gian mà tôi không chắc là tôi hiểu: nếu tất cả các quy trình đồng bộ của tôi được kích hoạt trên cùng một cạnh, thì điều đó có nghĩa là đầu vào của tôi được …

10 digital-logic fpga timing

3

Một hạn chế thời gian đường dẫn sai là gì?

Trong thế giới đồ họa, chính xác các ràng buộc đường dẫn sai cho trình biên dịch HDL là gì? Tại sao chúng hữu ích?

10 fpga timing hdl

4

hạn chế thời gian cho các mạch đồng bộ hóa xe buýt

Tôi có một mạch đồng bộ hóa xe buýt để vượt qua một thanh ghi rộng trên các miền đồng hồ. Tôi sẽ cung cấp một mô tả đơn giản hóa, bỏ qua logic đặt lại không đồng bộ. Dữ liệu được tạo ra trên một đồng hồ. Các bản …

10 fpga clock timing sdc

2

Sơ đồ mắt kém, bắt đầu tìm ở đâu?

Tôi đang cố gắng gỡ lỗi một bảng ethernet 100Mbit và tôi đang gặp phải một vấn đề tôi đang gặp khó khăn khi cố gắng giải quyết. Đây là sơ đồ mắt cho cặp truyền. Cặp nhận rất giống nhau. Đó là LAN8700 PHY và tôi đã vô hiệu …

10 ethernet timing signal-integrity troubleshooting

3

Làm cách nào để triển khai bộ điều khiển DRAM không đồng bộ rất đơn giản?

Tôi muốn biết cách xây dựng bộ điều khiển DRAM không đồng bộ xương trần. Tôi có một số mô-đun DRAM 70ns SIMM 70ns (1Mx9 với tính chẵn lẻ) mà tôi muốn sử dụng trong dự án máy tính retro homebrew. Thật không may, không có bảng dữ liệu nào …

9 memory timing dram 7400

2

Đồng hồ SPI trên PIC không ổn định

Tôi đang cố gắng định cấu hình mô-đun MSSP của PIC18F25K22 thành chế độ chính SPI. Tôi đang xem xét thời gian và đồng hồ không duy trì ổn định trong toàn bộ quá trình truyền. Một bức tranh cho thấy nó tốt hơn lời nói. Sau khi gửi một …

8 pic spi timing

2

Làm thế nào để bộ vi xử lý thương mại đáp ứng thời gian với đồng hồ gigahertz?

Tôi đang gặp khó khăn khi thực hiện một thiết kế đồ họa tương đối đơn giản (đối với Altera Cyclone IV) đáp ứng thời gian cho logic được điều khiển bởi xung nhịp 250 MHz. Điều này khiến tôi tự hỏi làm thế nào các bộ vi xử lý …

8 fpga microprocessor timing

2

Tại sao vi điều khiển mất nhiều chu kỳ xung nhịp để khởi động với nguồn đồng hồ PLL?

Tôi đã xem qua bảng dữ liệu ATTiny85 và nhận thấy ở trang 26 rằng với nguồn đồng hồ PLL, thời gian khởi động nhanh nhất là 14CK + 1K (1024) CK + 4 ms. Tôi có hiểu sai ý nghĩa của 1K CK không, hay PLL cần thời gian …

7 attiny timing pll

4

Tại sao có thời gian khác không trên BLDC?

Tôi đã nghe nói bạn có thể đi nhanh hơn theo một hướng nếu bạn điều chỉnh thời gian, nhưng không hiểu tại sao? Tôi có một động cơ bldc cảm biến với sự thay đổi 30deg của các cảm biến hiệu ứng hội trường, đã thử đi về phía …

7 motor timing brushless-dc-motor

Câu hỏi được gắn thẻ «timing»