11
VHDL hay Verilog? [đóng cửa]
VHDL và Verilog là HDL trong ngày. Những lợi thế của một trong hai người không có kinh nghiệm với HDL là gì?
Verilog là ngôn ngữ mô tả phần cứng (HDL) được sử dụng để mô hình hóa các hệ thống điện tử. Nó được sử dụng phổ biến nhất trong thiết kế, xác minh và triển khai chip logic kỹ thuật số. Vui lòng gắn thẻ với [fpga], [asic] hoặc [xác minh] nếu có. Câu trả lời cho nhiều câu hỏi Verilog là mục tiêu cụ thể.