Kỹ thuật điện vhdl

8

Tôi là một sinh viên EE và có thể viết các chương trình [ít nhất là đơn giản] bằng nhiều ngôn ngữ hơn tôi có ngón tay. Tôi mới bắt đầu học VHDL và tôi đã tự hỏi một dự án tốt sẽ là gì để thực sự hiểu ngôn …

16 fpga xilinx vhdl

6

Sự khác biệt giữa thử nghiệm và xác minh là gì?

Mỗi cuốn sách giáo khoa tôi từng thấy làm cho một thực tế lớn rằng kiểm tra và xác minh là hai khái niệm khác nhau. Tuy nhiên, không ai trong số họ cung cấp một sự phân biệt rõ ràng (hoặc đủ rõ ràng cho tôi, cuối cùng). Để …

15 vhdl verilog test system-verilog verification

3

VHDL: Đặt tên và giải thích kiến trúc

Lưu ý: Tôi đang sử dụng ISE của Xilinx và có một bo mạch đồ họa để làm việc (với các công tắc và đèn, v.v.) và cho đến nay tôi đã hack một số dự án đơn giản. Đồng thời tôi đang đọc một số hướng dẫn để xây …

14 vhdl architecture best-practice

4

Làm thế nào để bóng bán dẫn BJT làm việc trong trạng thái bão hòa?

Đây là những gì tôi biết về NPN BJT (Transitor Bipolar Junction): Dòng Base-Emitter được khuếch đại lần HFE tại Collector-Emitter, do đó Ice = Ibe * HFE Vbelà điện áp giữa Base-Emitter, và, giống như bất kỳ diode nào, thường ở khoảng 0,65V. Tôi không nhớ về Vec, mặc …

14 transistors bjt physics saturation camera detection arduino power electromagnetism inductive design digital-logic vhdl led spectrum-analyzer soldering dc-motor glue voltage diodes high-voltage rectifier dsp arduino microcontroller digital-logic mbed fpga xilinx vhdl spartan pcb-design esd integrated-circuit function-generator stepper-motor ratings capacitor resistors surface-mount dsp power-supply resistance inductive arm compiler keil linux simulation communication filter digital-logic signal rectifier transformer frequency generator counter verilog fpga arduino serial computers audio fpga verilog spartan legal

5

Điều gì sẽ khiến tôi chọn Verilog hoặc VHDL thay vì thiết kế sơ đồ trên CPLD hoặc FPGA?

Tôi hoàn toàn không có nền tảng về logic lập trình, tôi sử dụng hầu hết các bộ vi điều khiển trong các dự án của mình nhưng gần đây tôi cần làm việc với video và vi điều khiển quá chậm so với những gì tôi cần vì vậy …

13 vhdl verilog programmable-logic

5

Cách chia 50 MHz xuống còn 2Hz trong VHDL trên Xilinx FPGA

Tôi có một bo mạch Xilinx, với tinh thể 50 MHz. Tôi cần chia nó xuống 2Hz trong VHDL. Làm thế nào để tôi làm điều này?

13 vhdl

4

Thiết kế phần sụn: Làm thế nào lớn là quá lớn?

Tôi có một biến đổi xử lý tín hiệu đặc biệt lớn cần được chuyển từ MATLAB sang VHDL. Nó chắc chắn đòi hỏi một số loại chia sẻ tài nguyên. Một chút tính toán đã cho tôi như sau: 512 điểm của 64 điểm 41210 phép toán cộng Xem …

12 fpga vhdl xilinx

7

Bảng mạch dev giá rẻ [đóng]

Đóng cửa. Câu hỏi này không đúng chủ đề . Nó hiện không chấp nhận câu trả lời. Bạn muốn cải thiện câu hỏi này? Cập nhật câu hỏi để nó thuộc chủ đề cho Trao đổi ngăn xếp kỹ thuật điện. Đóng cửa 4 năm trước . Tôi muốn …

12 fpga vhdl jtag

6

sách giới thiệu về FPGA [đã đóng]

Đã đóng cửa. Câu hỏi này không đúng chủ đề . Nó hiện không chấp nhận câu trả lời. Bạn muốn cải thiện câu hỏi này? Cập nhật câu hỏi để nó thuộc chủ đề cho Trao đổi ngăn xếp kỹ thuật điện. Đóng cửa 2 năm trước . Những …

12 fpga books vhdl

1

Làm cách nào để gỡ lỗi tín hiệu màu đỏ trong ModelSIM?

Tôi phải thiết kế một máy trạng thái chỉ sử dụng các cổng NAND cho phần tổ hợp và D flip flop cho logic tuần tự. Mọi thứ nên chạy ở đồng hồ 1ghz / 53. Bây giờ trước khi bạn tấn công tôi với "chúng tôi sẽ không làm …

11 digital-logic vhdl modelsim

2

Làm cách nào tôi có thể chỉ định các lỗi không quan tâm đến các tín hiệu trong VHDL?

Trong các khóa học Thiết kế Logic, tất cả chúng ta đều học được rằng có thể giảm thiểu chức năng logic, ví dụ bằng cách sử dụng bản đồ Karnaugh hoặc thuật toán Quine siêu McCluskey . Chúng tôi cũng học được rằng các giá trị "Không quan tâm" …

11 vhdl synthesis optimization

3

Làm thế nào để xác định các khu vực của một thiết kế đồ họa sử dụng nhiều tài nguyên và diện tích nhất?

Tôi đang làm việc trên một thiết kế đồ họa lớn và tôi rất gần với giới hạn tài nguyên của FPGA mà tôi hiện đang sử dụng, Xilinx LX16 trong gói CSG225. Thiết kế cũng gần như hoàn thiện, tuy nhiên hiện tại nó sẽ không còn phù hợp …

11 fpga vhdl xilinx spartan optimization

2

Sự khác biệt giữa câu lệnh If-other và Case trong VHDL

Tôi muốn hiểu làm thế nào các cấu trúc khác nhau trong mã VHDL được tổng hợp trong RTL. Ai đó có thể cho tôi biết sự khác biệt giữa cấu trúc câu lệnh If-Else và câu lệnh Case của một quy trình trong VHDL về cách mã được suy …

11 vhdl code-design rtl

4

Khi nào nó gọn gàng hơn để sử dụng các đại diện YAMOR so với INTEGER?

Trong luồng nhận xét về câu trả lời cho câu hỏi này: Đầu ra sai trong thực thể VHDL, nó đã được nêu: "Với các số nguyên, bạn không có quyền kiểm soát hoặc truy cập vào biểu diễn logic bên trong trong FPGA, trong khi SLV cho phép bạn …

11 fpga vhdl

12

Bạn có sử dụng VHDL ngày nay không?

Tôi là sinh viên ngành Kỹ thuật điện và tôi đang học ngôn ngữ mô tả phần cứng được gọi là VHDL. Tôi đã tìm kiếm nó trên Google để tìm IDE (tôi đang dùng mac), nhưng ngôn ngữ này có vẻ khá chết. Vì vậy, đây là câu hỏi …

11 vhdl

Câu hỏi được gắn thẻ «vhdl»