Câu hỏi được gắn thẻ «fpga»

Bạn muốn cải thiện bài này? Cung cấp câu trả lời chi tiết cho câu hỏi này, bao gồm trích dẫn và giải thích lý do tại sao câu trả lời của bạn là chính xác. Câu trả lời mà không đủ chi tiết có thể được chỉnh sửa hoặc …

10 fpga  embedded  linux 

Tôi có một mạch đồng bộ hóa xe buýt để vượt qua một thanh ghi rộng trên các miền đồng hồ. Tôi sẽ cung cấp một mô tả đơn giản hóa, bỏ qua logic đặt lại không đồng bộ. Dữ liệu được tạo ra trên một đồng hồ. Các bản …

10 fpga  clock  timing  sdc 

Đã đóng cửa . Câu hỏi này dựa trên ý kiến . Nó hiện không chấp nhận câu trả lời. Bạn muốn cải thiện câu hỏi này? Cập nhật câu hỏi để có thể trả lời bằng sự kiện và trích dẫn bằng cách chỉnh sửa bài đăng này . …

10 fpga  microblaze 

Ok, vì vậy gần đây tôi đã thấy cái tên XMOS xuất hiện ở những nơi. Tôi đã xem trên trang web của họ và tìm kiếm trực tuyến nhưng tôi không thể hiểu nó là gì? Vậy đo la cai gi? Nó dường như là một giao thoa giữa …

10 microcontroller  fpga 

Đã khóa . Câu hỏi này và câu trả lời của nó bị khóa vì câu hỏi không có chủ đề nhưng có ý nghĩa lịch sử. Nó hiện không chấp nhận câu trả lời hoặc tương tác mới. Logic lập trình có thể được triển khai trong widget của …

10 fpga  programmable-logic 

Lý lịch Đây là một dự án cá nhân; liên quan đến việc kết nối một FPGA với N64, các giá trị byte mà FPGA nhận được sau đó được gửi qua UART tới máy tính của tôi. Nó thực sự hoạt động khá tốt! Không may vào thời điểm …

9 fpga  vhdl  protocol 

Tôi có một ứng dụng mà tôi có một vi điều khiển (NXP LPC1343 ) được kết nối với một FPGA qua 16-bit SPI. Ngoài ra còn có thẻ SD sử dụng cùng cổng SPI (MISO / MOSI) nhưng với chân CS / SS khác nhau (cả hai đều hoạt …

9 fpga  spi  sd  nxp 

Tôi hoàn toàn mới đối với thế giới của FPGA và nghĩ rằng tôi sẽ bắt đầu với một dự án rất đơn giản: bộ giải mã 4 đoạn 4 bit. Phiên bản đầu tiên tôi đã viết hoàn toàn bằng VHDL (về cơ bản là một tổ hợp duy …

9 fpga  vhdl  xilinx  energy  voltage  diodes  voltage-divider  undervoltage  hysteresis  relay  solid-state-relay  routing  matrix  power-engineering  ground  basic  arduino  infrared  reverse-engineering  avr  atmega  spi  usb-device  sd  arduino  arduino  voltage  transistors  transformer  output  voltage  signal  datasheet  input  output  microcontroller  microcontroller  xmega  power  relay  ac  control  microcontroller  atmega  c  frequency-measurement  image-sensor  pic  c  arduino  operational-amplifier  feedback  power  current  resistors  current-measurement  maximum-ratings  voltage  adc  arduino  counter  wireless  solar-cell  pcb-assembly  manufacturing  signal  distortion 

Tôi đang triển khai lại máy tính Microbee của thập niên 1980 trên một đồ họa (xem tại đây ) và cố gắng tìm ra cách thực hiện cổng cassette. Đây là sơ đồ cho giao diện băng Microbee gốc: (nguồn: toptensoftware.com ) Tôi cũng tìm thấy mô tả này …

9 audio  fpga  operational-amplifier 

Tôi có một chuỗi JTAG kết nối 4 Spartan 6 FPGA mà tôi lập trình bằng ISE iMPACT. Phần mềm có thể lập trình thành công bất kỳ tập hợp con nghiêm ngặt nào của 4 FPGA liên tiếp và theo bất kỳ thứ tự nào. Tuy nhiên, khi tôi …

9 fpga  jtag  spartan 

Tôi đang tìm cách thực hiện khóa pha trong một đồ họa mà không cần sử dụng bất kỳ thành phần bên ngoài nào (ngoài ADC). Để đơn giản khóa với một xung nhị phân đơn giản là đủ. Tần số của các tín hiệu là ~ 0,1-1% của đồng …

9 fpga  dsp  pll 

Tôi đã lập trình vi điều khiển được vài năm rồi và tôi mới phát hiện ra đồ họa sau khi tham gia lớp thiết kế kỹ thuật số. Sau khi thực hiện một số nghiên cứu về các bản phát triển, các bảng phát triển khác nhau, v.v., tôi …

9 fpga  spi  programming 

Tôi có hàm VHDL sau đây nhân một ma trận mxn đã cho abằng một vectơ nx1 b: function matrix_multiply_by_vector(a: integer_matrix; b: integer_vector; m: integer; n: integer) return integer_vector is variable c : integer_vector(m-1 downto 0) := (others => 0); begin for i in 0 to m-1 loop for j …

9 fpga  vhdl  matrix 

Sử dụng đồng bộ hóa 2-ff đã là một tiêu chuẩn cho tín hiệu vượt qua các ranh giới đồng hồ. Và có rất nhiều giấy / hình minh họa cho cơ chế, chẳng hạn như cái này: Có vẻ như bclk chỉ có thể lấy mẫu xung của adat …

9 fpga  synchronization  cdc  metastability 

Câu hỏi này là về việc triển khai bộ lọc IIR trong một đồ họa với các lát DSP, với các tiêu chí rất cụ thể. Giả sử bạn đang tạo bộ lọc không có vòi chuyển tiếp và chỉ có 1 lần nhấn ngược lại, với phương trình này: …

9 fpga  filter  dsp  iir