Câu hỏi được gắn thẻ «pll»

Các vòng khóa bị khóa (PLL) và các vòng lặp bị khóa (DLL) được sử dụng trong các ứng dụng khác nhau nhưng vẫn chưa có một cuộc thảo luận chính xác nào về các khía cạnh chính của các mạch này, cách chúng hoạt động, trong những ứng dụng …

25 pll  dll 

Tôi có một câu hỏi về PLL. Mục đích của PLL là để có được hai tín hiệu có cùng tần số (có thể có sự thay đổi trong các pha, như tôi hiểu). Vì vậy, trong trường hợp này, tại sao bạn sử dụng máy dò pha để so …

17 pll 

Tôi đã đọc bài viết Google muốn phổ tần không dây của Hoa Kỳ cho Internet dựa trên bóng bay . Nó cho biết sử dụng phổ tần số trên 24 GHz để liên lạc. Có bao giờ có thể tạo ra tần số cao đó bằng cách sử dụng …

15 rf  communication  frequency  digital-communications  pll 

Gần đây tôi đã bắt gặp một bộ xử lý STM với 2 bộ dao động trên mạch - tôi cho rằng một bộ cho hoạt động tốc độ cao và bộ kia cho công suất thấp. Đối với một cái gì đó giống như bộ xử lý máy tính …

12 microcontroller  oscillator  clock  microprocessor  pll 

Đơn đặt hàng PLL đại diện cho cái gì? Những bất lợi trong thứ tự 1 & 2 PLL bao gồm thứ tự 3 là gì? Làm cách nào để chọn loại pll cho một ứng dụng như bộ giải mã QPSK?

10 pll 

Các bộ tổng hợp tần số, như ADF411x của Analog thường có các bộ tổng hợp trước trong PLL của chúng chia cho 16/17, 32/33 hoặc 64/65? Giá trị 2 ^ N + 1 được sử dụng để làm gì?

9 pll  synthesizer 

Tôi đang tìm cách thực hiện khóa pha trong một đồ họa mà không cần sử dụng bất kỳ thành phần bên ngoài nào (ngoài ADC). Để đơn giản khóa với một xung nhị phân đơn giản là đủ. Tần số của các tín hiệu là ~ 0,1-1% của đồng …

9 fpga  dsp  pll 

Tôi dự định sử dụng một IC yêu cầu đầu vào xung nhịp 14,3 MHz, nhưng muốn lái nó từ nguồn 10 MHz ổn định - có nguồn gốc từ GPS. Làm cách nào để biến xung nhịp 10 MHz thành 14.3 MHz mà IC yêu cầu?

8 clock  pll 

Tôi đã sử dụng Altera FPGA từ năm ngoái và tôi muốn biết PLL bên trong hoạt động như thế nào. Chủ yếu, thực sự có bất kỳ loại mạch tương tự bên trong để đo độ lệch pha giữa VCO và tín hiệu bên ngoài? Các mảnh nhỏ này …

8 fpga  pll 

Eberhardt Rechtin và Richard Jaffe (cả hai tham gia vào NASAs DSN) công bố nghiên cứu này (paywalled) trên PLL thiết kế và lưng -performance vào năm 1955. Nó được tham chiếu khá thường xuyên, vì vậy tôi muốn hiểu những gì làm cho một "Jaffe-Rechtin" -loop hoặc bộ lọc. …

7 noise  pll  control-loop  tracking 

Tôi đã xem qua bảng dữ liệu ATTiny85 và nhận thấy ở trang 26 rằng với nguồn đồng hồ PLL, thời gian khởi động nhanh nhất là 14CK + 1K (1024) CK + 4 ms. Tôi có hiểu sai ý nghĩa của 1K CK không, hay PLL cần thời gian …

7 attiny  timing  pll 

Tôi hoàn toàn mới với PIC và tôi chưa bao giờ làm việc với một phần phức tạp như thế này. Cụ thể, tôi tự hỏi liệu có thể tạo đồng hồ tham chiếu (REFCLKO trong biểu dữ liệu) ở mức 11.2896 MHz trong khi chạy trên bộ dao động …

7 pic  oscillator  pll  clock-speed 

Tôi có một động cơ bước mà góc bước là 2 độ. Tôi muốn hiển thị giây bằng cách sử dụng kim gắn vào bước này. Tinh thể đồng hồ phân chia độc đáo để tạo ra xung 1Hz, vì vậy mỗi giây tôi có thể ra lệnh cho bước …

7 msp430  crystal  pll