Câu hỏi được gắn thẻ «hdl»

Tôi đã duyệt một số trang web của nhà sản xuất ASIC, nhưng tôi không tìm thấy một con số thực tế. Tôi cho rằng sẽ có một chi phí cố định liên quan đến việc tạo mặt nạ và như vậy và sau đó sẽ có một chi phí …

157 hdl  manufacturing  asic 

VHDL và Verilog là HDL trong ngày. Những lợi thế của một trong hai người không có kinh nghiệm với HDL là gì?

94 vhdl  verilog  hdl 

Sự khác biệt chính giữa RTL và HDL là gì? Thành thật mà nói tôi đã tìm kiếm / googled nó nhưng mọi người đang chia rẽ ý kiến ​​của họ. Tôi nhớ một người nói rằng HDL là ngôn ngữ máy tính được sử dụng để mô tả một …

24 fpga  hdl  rtl 

Tôi có một khóa học về Thiết kế kỹ thuật số trong học kỳ này và chỉ thích nó. Bây giờ tôi biết rằng hầu hết các công việc trong hệ thống nhúng và thiết kế kỹ thuật số được thực hiện trên các trình giả lập máy tính trước …

24 simulation  vhdl  verilog  hdl 

Trình biên dịch của tôi phàn nàn về các chốt được suy ra trong các vòng kết hợp của tôi ( always @(*), trong Verilog). Tôi cũng được cho biết rằng tốt nhất nên tránh các chốt được suy luận. Chính xác thì điều gì là sai với các chốt …

22 verilog  hdl  latch 

Theo những gì tôi hiểu, quá trình lập trình một đồ họa có hai phần: Mã hóa mô tả phần cứng thành các bit mà FPGA có thể hiểu (nghĩa là viết một số HDL và biên dịch nó) Tải HDL đã biên dịch lên trên FPGA. Câu hỏi của …

13 fpga  hdl 

Tôi đến từ một nền tảng lập trình và không bị rối tung quá nhiều với phần cứng hoặc phần sụn (nhiều nhất là một chút điện tử và Arduino). Động lực trong việc sử dụng các ngôn ngữ mô tả phần cứng (HDL) như Verilog và VHDL so với …

12 verilog  embedded  hdl  firmware 

Trong thế giới đồ họa, chính xác các ràng buộc đường dẫn sai cho trình biên dịch HDL là gì? Tại sao chúng hữu ích?

10 fpga  timing  hdl 

Ai đó có thể cho tôi biết sự khác biệt giữa mã RTL và mã Verilog hành vi không? Có bất kỳ ranh giới cắt rõ ràng giữa các thiết kế ở hai cấp độ này?

10 digital-logic  verilog  vhdl  hdl 

Tôi hiện đang tham gia vào một dự án đại học để thực hiện bộ xử lý của một bộ hướng dẫn hiện có. Ý tưởng là vào cuối dự án, tôi sẽ có thể tổng hợp thiết kế này và chạy nó trong một đồ họa. Mọi thứ đang …

9 verilog  vhdl  design  hdl  systemc 

Tôi mới sử dụng FPGA và hiện đang tham gia lớp HDL (đặc biệt là Verilog). Tôi có đủ kiến ​​thức về thiết kế kỹ thuật số như các mạch tổ hợp và tuần tự. Tôi muốn tạo một dự án tương tự như dự án được hiển thị trong …

9 fpga  hdl 

Tôi hiện đang thực hiện Xác minh hộp đen ASIC. Giả sử tôi có một mô-đun với 200 cổng đầu vào với chiều rộng 12 bit mỗi cổng và một cổng đầu ra có chiều rộng 64 bit. Hãy nói, bên trong tinh khiết của nó. [11:0] +------------+ inputport 0 …

7 asic  lithium  microcontroller  opto-isolator  ttl  mains  accelerometer  sampling  fft  cellphone  mobile  sensor  analog  dc  photodiode  pnp  arduino  relay  solid-state-relay  audio  verilog  counter  synthesis  arduino  transistors  npn  digital-logic  linux  jtag  led  current  design  signal  power-supply  voltage-regulator  switch-mode-power-supply  atx  microcontroller  adc  multimeter  voltage-divider  vhdl  iphone  fuses  microcontroller  identification  microcontroller  avr  pwm  arduino  power  msp430  xbee  transistors  digital-logic  measurement  capacitance  microcontroller  programming  cortex-m3  audio  switches  analog  ac  amplifier  device  history  power  control-system  voltage  heat  hard-drive  cases  physical-design  digital-logic  voltage-measurement  xbee  pir  battery-charging  resistors  heat  fpga  dac  transformer  emc  shielding  power  fpga  programmable-logic  microcontroller  batteries  battery-charging  multimeter  repair  hdl  computer-architecture  connector  ethernet  pinout 

Tôi đang cố gắng sử dụng cổng hai chiều trong Verilog để tôi có thể gửi dữ liệu nhận qua nó. Vấn đề của tôi là khi tôi cố gắng gán một giá trị cho cổng bên trong một tác vụ, nhưng tôi cứ bị lỗi. Đâu là cách chính …

7 verilog  hdl 

Tôi đã lên kế hoạch học một HDL (tốt nhất là phiên bản vì tôi phải tham gia một khóa học về nó trong các học kỳ tiếp theo). Kế hoạch ban đầu của tôi là đầu tiên học cú pháp và sau đó thực hiện tất cả các hệ …

7 vhdl  verilog  hdl